第二章 8086X8088微處理器

1、1,微型計算機原理及其應用第二章：8086/8088微處理器,2,第二章：8086/8088微處理器,微處理器的結構 微處理器的內部寄存器 微處理器的引腳功能 微處理器的存儲器組織 最大模式和最小模式 微處理器的時序,3,第二章：8086/8088微處理器,微處理器的結構 微處理器的內部寄存器 微處理器的引腳功能 微處理器的存儲器組織 最大模式和最小模式 微處理器的時序,4,8086/8088微處理器微處理器的結構,8086/8088微處理器 8086/8088微處理器是Intel公司推出的第三代CPU芯片，它們的內部結構基本相同，都采用16位結構進行操作及存儲器尋址，但外部性能有所差異，兩種

2、處理器都封裝在相同的40腳雙列直插組件中。,5,8086/8088微處理器微處理器的結構,8086/8088微處理器的編程結構 編程結構：是指從程序員和使用者的角度看到的結構，亦可稱為功能結構。從功能上來看，8086CPU可分為兩部分，即總線接口部件BIU（Bus Interface Unit）和執(zhí)行部件EU（Execution Unit）。,6,8086/8088微處理器微處理器的結構,8086/8088微處理器的組成 總線接口部件（BIU） 組成：段寄存器(DS、CS、ES、SS)； 16位指令指針寄存器IP(指向下一條要取出的指令代碼)； 20位地址加法器(用來產生20位地址)； 6字節(jié)

3、(8088為4字節(jié))指令隊列緩沖器； 總線控制邏輯。 功能：負責從內存中取指令，送入指令隊列，實現(xiàn)CPU與存儲器和I/O接口之間的數(shù)據(jù)傳送。 執(zhí)行部件（EU） 組成：ALU(算術邏輯單元)； 通用寄存器(AX、BX、CX、DX)； 專用寄存器(BP、SP、SI、DI)； 標志寄存器(PSW)； EU控制系統(tǒng)。 功能：負責分析指令和執(zhí)行指令。,7,8086/8088微處理器微處理器的結構,BIU和EU的動作協(xié)調原則 BIU和EU按以下流水線技術原則協(xié)調工作，共同完成所要求的任務： 每當8086的指令隊列中有兩個空字節(jié)，BIU就會自動把指令取到指令隊列中。其取指的順序是按指令在程序中出現(xiàn)的前后順序

4、。 每當EU準備執(zhí)行一條指令時，它會從BIU部件的指令隊列前部取出指令的代碼，然后用幾個時鐘周期去執(zhí)行指令。在執(zhí)行指令的過程中，如果必須訪問存儲器或者IO端口，那么EU就會請求BIU，進入總線周期，完成訪問內存或者IO端口的操作；如果此時BIU正好處于空閑狀態(tài)，會立即響應EU的總線請求。如BIU正將某個指令字節(jié)取到指令隊列中，則BIU將首先完成這個取指令的總線周期，然后再去響應EU發(fā)出的訪問總線的請求。 當指令隊列已滿，且EU又沒有總線訪問請求時，BIU便進入空閑狀態(tài)。 在執(zhí)行轉移指令、調用指令和返回指令時，由于待執(zhí)行指令的順序發(fā)生了變化，則指令隊列中已經裝入的字節(jié)被自動消除，BIU會接著往指

5、令隊列裝入轉向的另一程序段中的指令代碼。,8,8086/8088微處理器微處理器的結構,BIU和EU的動作協(xié)調原則 將8086/8088 CPU分成二個獨立的功能部件使二者能夠并行工作，把取指令工作和分析指令、執(zhí)行指令工作重疊進行，從而提高CPU的工作效力，加快指令的執(zhí)行速度。指令隊列可以被看成是一個特殊的RAM，它的工作原理是先進先出，寫入的指令只能存放在隊列尾，讀出的指令是隊列頭存放的指令。EU和BIU之間就是通過指令隊列聯(lián)系起來，多數(shù)情況下，BIU在不停地向隊列寫入指令，而EU每執(zhí)行完一條指令后，就向隊列讀取下一條指令。二者的動作既獨立，又協(xié)調。,9,第二章：8086/8088微處理器,

6、微處理器的結構 微處理器的內部寄存器 微處理器的引腳功能 微處理器的存儲器組織 最大模式和最小模式 微處理器的時序,10,8086/8088微處理器微處理器的內部寄存器,8086/8088內部的寄存器可以分為通用寄存器和專用寄存器兩大類，專用寄存器包括指針寄存器、變址寄存器等。 一. 通用寄存器 8086/8088有4個16位的通用寄存器（AX、BX、CX、DX），可以存放16位的操作數(shù)，也可分為8個8位的寄存器（AL、AH；BL、BH；CL、CH；DL、DH）來使用。其中AX稱為累加器，BX稱為基址寄存器，CX稱為計數(shù)寄存器，DX稱為數(shù)據(jù)寄存器，這些寄存器在具體使用上有一定的差別。,11,8

7、086/8088微處理器微處理器的內部寄存器,二. 指針寄存器 系統(tǒng)中有兩個16位的指針寄存器SP和BP，其中SP是堆棧指針寄存器，由它和堆棧段寄存器SS一起來確定堆棧在內存中的位置； BP是基數(shù)指針寄存器，通常用于存放基地址。 三. 變址寄存器 系統(tǒng)中有兩個16位的變址寄存器SI和DI，其中SI是源變址寄存器，DI是目的變址寄存器，都用于指令的變址尋址方式。,12,8086/8088微處理器微處理器的內部寄存器,四. 控制寄存器 IP、標志寄存器是系統(tǒng)中的兩個16位控制寄存器，其中IP是指令指針寄存器，用來控制CPU的指令執(zhí)行順序，它和代碼段寄存器CS一起可以確定當前所要取的指令的內存地址。

8、順序執(zhí)行程序時，CPU每取一個指令字節(jié)，IP自動加1，指向下一個要讀取的字節(jié)；當IP單獨改變時，會發(fā)生段內的程序轉移；當CS和IP同時改變時，會產生段間的程序轉移。標志寄存器的內容被稱為處理器狀態(tài)字PSW，用來存放8086 CPU在工作過程中的狀態(tài)。 五. 段寄存器 系統(tǒng)中共有4個16位段寄存器，即代碼段寄存器CS、數(shù)據(jù)段寄存器DS、堆棧段寄存器SS和附加段寄存器ES。這些段寄存器的內容與有效的地址偏移量一起，可確定內存的物理地址。通常CS劃定并控制程序區(qū)，DS和ES控制數(shù)據(jù)區(qū)，SS控制堆棧區(qū)。,13,8086/8088微處理器微處理器的內部寄存器,標志寄存器 8086/8088內部標志寄存器

9、的內容，又稱為處理器狀態(tài)字(PSW,Processor Status Word) ，共有9個標志位?？煞殖蓛深悾阂活悶闋顟B(tài)標志，一類為控制標志。其中狀態(tài)標志表示前一步操作（如加、減等）執(zhí)行以后，ALU所處的狀態(tài)，后續(xù)操作可以根據(jù)這些狀態(tài)標志進行判斷，實現(xiàn)轉移；控制標志則可以通過指令人為設置，用以對某一種特定的功能起控制作用（如中斷屏蔽等），反映了人們對微機系統(tǒng)工作方式的可控制性。 狀態(tài)標志位： CF進位標志位，做加法時最高位出現(xiàn)進位或做減法時最高位出現(xiàn)借位，該位置1，反之為0。 PF奇偶標志位，當運算結果的低8位中l(wèi)的個數(shù)為偶數(shù)時，則該位置1，反之為0。 AF半進位標志位，做字節(jié)加法時，當?shù)退?/p>

10、位有向高四位的進位，或在做減法時，低四位有向高四位的借位時，該標志位就置1。通常用于對BCD算術運算結果的調整。（例：1101 1000+1010 1110=1 1000 0110其中AF1，CF1）,14,8086/8088微處理器微處理器的內部寄存器,標志寄存器 狀態(tài)標志位： ZF零標志位，運算結果為0時，該標志位置1，否則清0。 SF符號標志位，當運算結果的最高位為1，該標志位置1，否則清0。即與運算結果的最高位相同。 OF溢出標志位，反映運算結果是否超出了8位或16位帶符號數(shù)所能表達的范圍。 控制標志位： TF陷阱標志位(單步標志位、跟蹤標志)。當該位置1時，將使8086/8088進入

11、單步工作方式，通常用于程序的調試。 IF中斷允許標志位，若該位置1，則處理器可以響應可屏蔽中斷，否則就不能響應可屏蔽中斷。 DF方向標志位，若該位置1，則串操作指令的地址修改為自動減量方向，反之，為自動增量方向。,15,第二章：8086/8088微處理器,微處理器的結構 微處理器的內部寄存器 微處理器的引腳功能 微處理器的存儲器組織 最大模式和最小模式 微處理器的時序,16,8086/8088微處理器微處理器的引腳功能,8086/8088引腳結構圖,17,8086/8088微處理器微處理器的引腳功能,8086/8088引腳結構 VCC(40)、GND(1、20)：電源、接地引腳，8088/80

12、86CPU采用單一的+5V電源，但有兩個接地引腳。 CLK/(Clock，19)：時鐘信號輸入引腳，時鐘信號的方波信號，占空比約為33%，即1/3周期為高電平，2/3周期為低電平，8088/8088的時鐘頻率（又稱為主頻）為5MHz，即從該引腳輸入的時鐘信號的頻率為5MHz。 RESET(Reset，21)：復位信號輸入引腳，高電平有效。8088/8086CPU要求復位信號至少維持4個時鐘周期才能起到復位的效果，復位信號輸入之后，CPU結束當前操作，并對處理器的標志寄存器、IP、DS、SS、ES寄存器及指令隊列進行清零操作，而將CS設置為0FFFFH。 READY(Ready，22)：“準備好

13、”狀態(tài)信號輸入引腳，高電平有效，“Ready”輸入引腳接收來自于內存單元或I/O端口向CPU發(fā)來的“準備好”狀態(tài)信號，表明內存單元或I/O端口已經準備好進行讀寫操作。該信號是協(xié)調CPU與內存單元或I/O端口之間進行信息傳送的聯(lián)絡信號。 TEST(Test，23)：測試信號輸入引腳，低電平有效。TEST信號與WAIT指令結合起來使用，CPU執(zhí)行WAIT指令后，處于等待狀態(tài)，當TEST引腳輸入低電平時，系統(tǒng)脫離等待狀態(tài)，繼續(xù)執(zhí)行被暫停執(zhí)行的指令。 RD(Read，32，三態(tài))：讀控制輸出信號引腳，低電平有效，用以指明要執(zhí)行一個對內存單元或I/O端口的讀操作，具體是讀內存單元還是I/O端口，取決于控

14、制信號。,18,8086/8088微處理器微處理器的引腳功能,CPU部分引腳的三態(tài)性 所謂三態(tài)是指總線輸出可以有三個狀態(tài)：高電平、低電平和高阻狀態(tài)。當處于高阻狀態(tài)時，該總線在邏輯上與所有連接負載斷開。,19,8086/8088微處理器微處理器的引腳功能,8086/8088引腳結構 NMI(Non-Maskable Interrupt，17)、INTR(Interrupt Request，18)：中斷請求信號輸入引腳，引入中斷源向CPU提出的中斷請求信號，高電平有效，前者為非屏蔽中斷請求，后者為可屏蔽中斷請求信號。 AD15AD0(Address Data Bus ，216，三態(tài))：地址/數(shù)據(jù)復

15、用信號輸入/輸出引腳，分時輸出 低16位地址信號及進行數(shù)據(jù)信號的輸入/輸出。 A19/S6A16/S3(Address Status Bus，3538，三態(tài))：地址/狀態(tài)復用信號輸出引腳，分時輸出地址的高4位及狀態(tài)信息，其中S6為0用以指示8086/8088CPU當前與總線連通； S5為1表明8086/8088CPU可以響應可屏蔽中斷； S4、S3共有四個組合狀態(tài)，用以指明當前使用的段寄存器，00ES，01SS，10CS，11DS。 BHE/ S7 (Bus High Enable/Status，34，8086中，三態(tài))：高8位數(shù)據(jù)允許/狀態(tài)復用信號輸出引腳，輸出。分時輸出有效信號，表示高8為

16、數(shù)據(jù)線D15D8上的數(shù)據(jù)有效和S7 狀態(tài)信號，但S7 未定義任何實際意義。 8086/8088總線分時復用含義和特點 所謂總線分時復用就是同一總線在不同時間傳輸?shù)氖遣煌男盘?，這些信號的作用是不同的。8086/8088采用總線分時復用方法在不影響CPU功能的情況下，減少了CPU的引腳數(shù)目，使系統(tǒng)得到簡化。,跳轉到存儲器分段知識,20,8086/8088微處理器微處理器的引腳功能,8086/8088引腳結構 SS0(34，8088中)：在8088系統(tǒng)中，該引腳用來與DT/R、M/IO一起決定8088芯片當前總線周期的讀寫操作。,21,8086/8088微處理器微處理器的引腳功能,8086/808

17、8引腳結構 MN/MX(Minimum/Maximum Model Control，33)：最小/最大模式設置信號輸入引腳，該輸入引腳電平的高、低決定了CPU工作在最小模式還是最大模式，當該引腳接+5V時，CPU工作于最小模式下，當該引腳接地時，CPU工作于最大模式下。 最小模式下的24到31引腳 INTA(Interrupt Acknowledge，24，三態(tài))：中斷響應信號輸出引腳，低電平有效，該引腳是CPU響應中斷請求后，向中斷源發(fā)出的認可信號，用以通知中斷源，以便提供中斷類型碼，該信號為兩個連續(xù)的負脈沖。 ALE(Address Lock Enable，25)：地址鎖存允許輸出信號引腳

18、，高電平有效，CPU通過該引腳向地址鎖存器8282/8283發(fā)出地址鎖存允許信號，把當前地址/數(shù)據(jù)復用總線上輸出的是地址信息，鎖存到地址鎖存器8282/8283中去。ALE信號不能被浮空。 DEN(Data Enable，26，三態(tài))：數(shù)據(jù)允許輸出信號引腳，低電平有效，為數(shù)據(jù)總線收發(fā)器8286提供一個控制信號，表示CPU當前準備發(fā)送或接收一項數(shù)據(jù)。,跳轉到最小模式和最大模式,22,8086/8088微處理器微處理器的引腳功能,8086/8088引腳結構 最小模式下的24到31引腳 DT/R(Data Transmit/Receive，27，三態(tài))：數(shù)據(jù)收發(fā)控制信號輸出引腳，CPU通過該引腳發(fā)出

19、控制數(shù)據(jù)傳送方向的控制信號，在使用8286/8287作為數(shù)據(jù)總線收發(fā)器時，信號用以控制數(shù)據(jù)傳送的方向，當該信號為高電平時，表示數(shù)據(jù)由CPU經總線收發(fā)器8286/8287輸出，否則，數(shù)據(jù)傳送方向相反。 M/IO(Memory/Input &Output，28，三態(tài))： 存儲器或I/O端口選擇信號輸出引腳，這是CPU區(qū)分進行存儲器訪問還是I/O訪問的輸出控制信號。 WR (Write，29，三態(tài))：寫控制信號輸出引腳，低電平有效，與M/IO配合實現(xiàn)對存儲單元、I/O端口所進行的寫操作控制。 HOLD(Hold Request，31)：總線保持請求信號輸入引腳，高電平有效。這是系統(tǒng)中的其它總線部件向

20、CPU發(fā)來的總線請求信號輸入引腳。 HLDA(Hold Acknowledge，30)：總線保持響應信號輸出引腳，高電平有效，表示CPU認可其他總線部件提出的總線占用請求，準備讓出總線控制權。,23,8086/8088微處理器微處理器的引腳功能,8086/8088引腳結構 最大模式下的24到31引腳 QS1、QS0(Instruction Queue Status，24、25)：指令隊列狀態(tài)信號輸出引腳，這兩個信號的組合給出了前一個T狀態(tài)中指令隊列的狀態(tài)，以便于外部8088/8086CPU內部指令隊列的動作跟蹤。,24,8086/8088微處理器微處理器的引腳功能,8086/8088引腳結構

21、最大模式下的24到31引腳 S0、S1、S2(26、27、28，三態(tài))：總線周期狀態(tài)信號輸出引腳，低電平的信號輸出端，這些信號組合起來，可以指出當前總線周期中，所進行數(shù)據(jù)傳輸過程的類型，總線控制器8288利用這些信號來產生對存儲單元、I/O端口的控制信號。,25,8086/8088微處理器微處理器的引腳功能,8086/8088引腳結構 最大模式下的24到31引腳 LOCK (Lock，29，三態(tài))：總線封鎖輸出信號引腳，低電平有效，當該引腳輸出低電平時，系統(tǒng)中其它總線部件就不能占用系統(tǒng)總線。信號是由指令前綴LOCK產生的，在LOCK前綴后面的一條指令執(zhí)行完畢之后，便撤消信號。此外，在8088/

22、8086的2個中斷響應脈沖之間，信號也自動變?yōu)橛行У牡碗娖?，以防止其它總線部件在中斷響應過程中，占有總線而使一個完整的中斷響應過程被中斷。 RQ/GT0、 RQ/GT1(Request/Grant，31、30)：總線請求信號輸入/總線允許信號輸出引腳，這兩個信號端可供CPU以外的兩個處理器，用來發(fā)出使用總線的請求信號和接收CPU對總線請求信號的應答。這兩個引腳都是雙向的，請求與應答信號在同一引腳上分時傳輸，方向相反。其中31腳比的30腳優(yōu)先級高。,26,8086/8088微處理器微處理器的引腳功能,總結 具有分時復用總線功能的引腳：AD0AD15、A16/S3A19/S6 、BHE/S7 ；

23、具有三態(tài)性的引腳： AD0AD15、A16S3A19S6 、BHE/S7 、RD、WR、M/IO、DT/R、DEN、INTA等； 最大模式下和最小模式下含義不同的引腳：24腿31腿； 8086和8088不同的引腳：28腿，39腿，28腿，34腿；,27,8086/8088微處理器微處理器的引腳功能,8086和8088CPU的不同之處 8086指令隊列長度為6個字節(jié)，8088為4個。8086要在指令隊列中至少出現(xiàn)2個空閑字節(jié)時才預取后續(xù)指令，而8088只要出現(xiàn)一個空閑字節(jié)BIU就會自動訪問存儲器； 8088CPU中，BIU總線控制電路與外部交換數(shù)據(jù)的總線寬度是8位，總線控制電路與專用寄存器組之間

24、的數(shù)據(jù)總線寬度也是8位，而EU的內部總線是16位，這樣，對16位數(shù)的存儲器讀/寫操作要兩個讀/寫周期才可以完成； 8086和8088有若干引腳信號不同，分別是28腿，39腿，28腿，34腿；,28,第二章：8086/8088微處理器,微處理器的結構 微處理器的內部寄存器 微處理器的引腳功能 微處理器的存儲器組織 最大模式和最小模式 微處理器的時序,29,8086/8088微處理器系統(tǒng)中的存儲器組織,8086/8088系統(tǒng)有20根地址總線，它可以直接尋址的存儲器單元數(shù)為220=1Mb 而微處理器中所有的寄存器都是16位的 如何實現(xiàn)16位的存儲單元存放20位的地址空間？ 存儲器分段 由于CPU內部

25、的寄存器都是16位的，為了能夠提供20位的物理地址，系統(tǒng)中采用了存儲器分段的方法。規(guī)定存儲器的一個段為64KB，由段寄存器來確定存儲單元的段地址，由指令提供該單元相對于相應段起始地址的16位偏移量。這樣，系統(tǒng)的整個存儲空間可分為16個互不重疊的邏輯段。存儲器的每個段的容量為64KB，并允許在整個存儲空間內浮動，即段與段之間可以部分重疊、完全重疊、連續(xù)排列，非常靈活。,30,8086/8088微處理器系統(tǒng)中的存儲器組織,與存儲單元地址相關的幾個概念 物理地址：一個存儲單元的實際地址(20位)。物理地址與存儲單元是一一對應關系。(20202H) 邏輯地址：是指段地址和偏移地址，是指令中引用的形式地

26、址。一個邏輯地址只能對應一個物理地址，而一個物理地址可以對應多個邏輯地址。(2000:0202H) 段地址：是指一個段的起始地址，最低4位為零，一般將其有效數(shù)字16位存放在段寄存器中。(2000H) 偏移地址：段內存儲單元相對段地址的距離(16位)。同一個段內，各個存儲單元的段地址是相同的，偏移地址是不同的。(0202H) 物理地址的計算方法 物理地址=段地址+偏移地址 =段寄存器內容10H+偏移地址 取指令物理地址=(CS)10H+(IP) 堆棧操作物理地址=(SS)10H+(SP)/(BP的表達式) 存儲器操作數(shù)物理地址=(DS)/(ES)10H+偏移地址,31,8086/8088微處理器

27、系統(tǒng)中的存儲器組織,物理地址的計算方法,32,8086/8088微處理器系統(tǒng)中的存儲器組織,存儲器分段的特點 （1）在程序代碼量、數(shù)據(jù)量不是太大的情況下，可使它們處于同一段內，即使它們在64Kb的范圍內，這樣可以減少指令長度，提高指令運行速度； （2）內存分段為程序的浮動分配創(chuàng)造了條件； （3）物理地址與邏輯地址并不是一一對應的； 2000:0202H=2010:0102H=20202H （4）各個分段之間可以重疊。 特殊的內存區(qū)域 8088/8086系統(tǒng)中，有些內存區(qū)域的作用是固定的，用戶不能隨便使用，如： 中斷矢量區(qū)：00000H003FFH共1K字節(jié)，用以存放256種中斷類型的中斷矢量，

28、每個中斷矢量占用4個字節(jié)，共2564=1024=1K； 顯示緩沖區(qū)：B0000HB0F9FH約4000（25802）字節(jié)，是單色顯示器 的顯示緩沖區(qū)，存放文本方式下，所顯示字符的ASCII碼及屬性碼；B8000HBBF3FH約16K字節(jié)，是彩色顯示器的顯示緩沖區(qū)，存放圖形方式下，屏幕顯示象素的代碼。 啟動區(qū)：FFFF0HFFFFFH共16個單元，用以存放一條無條件轉移指令的代碼，轉移到系統(tǒng)的初始化部分。,33,8086/8088微處理器系統(tǒng)中的存儲器組織,CS、DS、SS和其他寄存器組合指向存儲單元的示意圖,34,8086/8088微處理器系統(tǒng)中的存儲器組織,8086存儲體的結構 8086將1

29、M字節(jié)存儲體分為兩個庫，每個庫的容量都是512K字節(jié)。其中與數(shù)據(jù)總線D15D8相連的庫全由奇地址單元組成，稱高字節(jié)庫或奇地址庫， 并用BHE信號作為庫選信號；另一個庫與數(shù)據(jù)總線的D7D0相連，由偶地址單元組成，稱低字節(jié)庫或偶低址庫，利用A0作為庫選信號。顯然，只需A19A1共19位地址用來作為兩個庫內的單元尋址。,35,8086/8088微處理器系統(tǒng)中的存儲器組織,8086存儲體的結構 在組成存儲系統(tǒng)時，總是使偶地址單元的數(shù)據(jù)通過AD0AD7傳送，而奇地址單元的數(shù)據(jù)通過AD8AD15傳送，顯然，并不是所有總線周期都存取總線高字節(jié)，只有存取規(guī)則字，或奇地址的字節(jié)，或不規(guī)則字的低八位，才進行總線高

30、字節(jié)傳送。,跳轉到微處理器的引腳功能,36,第二章：8086/8088微處理器,微處理器的結構 微處理器的內部寄存器 微處理器的引腳功能 微處理器的存儲器組織 最大模式和最小模式 微處理器的時序,37,8086/8088微處理器最小模式和最大模式,為了盡可能適應各種各樣的使用場合，在設計8086 CPU芯片時， 使它們可以在兩種模式下工作，即最小模式和最大模式。 最小模式 所謂最小模式，就是系統(tǒng)中只有一個8086/8088微處理器，在這種情況下，所有的總線控制信號，都是直接由CPU產生的，系統(tǒng)中的總線控制邏輯電路被減到最少，該模式適用于小規(guī)模的微機應用系統(tǒng)。 MN/MX端接+5V，決定了工作模

31、式； 有一片8284A，作為時鐘信號發(fā)生器； 有三片8282或74LS273，用來作為地址信號的鎖存器； 當系統(tǒng)中所連的存儲器和外設端口較多時，需要增加數(shù)據(jù)總線的驅動能力，這時，需用2片8286/8287作為數(shù)據(jù)總線收發(fā)器。,38,8086/8088微處理器最小模式和最大模式,最大模式 所謂最大模式，是指系統(tǒng)中至少包含兩個微處理器，其中一個為主處理器，即8086/8086CPU，其它的微處理器稱之為協(xié)處理器，它們是協(xié)助主處理器工作的。該模式適用于大中型規(guī)模的微機應用系統(tǒng)。 最小模式所擁有的配置； 有一片8288總線控制器來對CPU發(fā)出的控制信號進行變換和組合，以得到對存儲器或I/O 端口的讀/

32、寫信號和對鎖存器8282及數(shù)據(jù)總線收發(fā)器8286的控制信號。 有8259A（可選）用以對多個中斷源進行中斷優(yōu)先級的管理，但如果中斷源不多，也可以不用中斷優(yōu)先級管理部件。,39,8086/8088微處理器最小模式和最大模式,最大模式 與8086/8088CPU配合工作的協(xié)處理器有兩類，一類是數(shù)值協(xié)處理器8087另一類是輸入/輸出協(xié)處理器8089。 8087是一種專用于數(shù)值運算的協(xié)處理器，它能實現(xiàn)多種類型的數(shù)值運算，如高精度的整型和浮點型數(shù)值運算，超越函數(shù)（三角函數(shù)、對數(shù)函數(shù)）的計算等，這些運算若用軟件的方法來實現(xiàn)，將耗費大量的機器時間。換句話說，引入了8087協(xié)處理器，就是把軟件功能硬件化，可以

33、大大提高主處理器的運行速度。 8089協(xié)處理器，在原理上有點象帶有兩個DMA通道的處理器，它有一套專門用于輸入/輸出操作的指令系統(tǒng)，但是8089又和DMA控制器不同，它可以直接為輸入/輸出設備服務，使主處理器不再承擔這類工作。所以，在系統(tǒng)中增加8089協(xié)處理器之后，會明顯提高主處理器的效率，尤其是在輸入/輸出操作比較頻繁的系統(tǒng)中。,跳轉到微處理器的引腳功能,40,第二章：8086/8088微處理器,微處理器的結構 微處理器的內部寄存器 微處理器的引腳功能 微處理器的存儲器組織 最大模式和最小模式 微處理器的時序,41,8086/8088微處理器微處理器的時序,什么是時序？ 時序是計算機操作運行

34、的時間順序。 為什么要研究時序？ 進一步了解在微機系統(tǒng)的工作過程中，CPU各引腳上信號之間的相對時間關系； 深入了解指令的執(zhí)行過程； 在程序設計時，選擇合適的指令或指令序列，以盡量縮短程序代碼的長度及程序的運行時間； 對于學習各功能部件與系統(tǒng)總線的連接及硬件系統(tǒng)的調試，都十分有意義，因為CPU與存儲器、I/O端口協(xié)調工作時，存在一個時序上的配合問題； 更好地處理微機用于過程控制及解決實時控制的題。,42,8086/8088微處理器微處理器的時序,幾個基本概念 指令周期：一條指令從其代碼被從內存單元中取出到其所規(guī)定的操作執(zhí)行完畢，所用的時間，稱為相應指令的指令周期。 總線周期：是指CPU與存儲器或外設進行一次數(shù)據(jù)傳送所需要的時間。 時鐘周期：又稱為T狀態(tài)，是一個時鐘脈沖的重復周期，是CPU處理動作的基本時間單位。它是由主頻來確定，如8086的主頻為5MHz，則一個時鐘周期為200ns。 等待周期：是在一個總線周期的T3和T4之間，CPU根據(jù)Ready信號來確定是否插入TW，插入幾個TW。 空閑周期：是指在二個總線周期之間的時間間隔(總線處在空閑狀態(tài))。若為3個時鐘周期，則空閑周期為3個Ti。 時鐘周期(T)作為基本時間單位，一個等待周期TW=T；一個空閑周期Ti=T；一個總線周期通常由四個T組成，分別稱為T1T2 T3 T4 ；一個指令周期由一到幾個總線周期組成。,43,