第四章 組合邏輯電路分析

1、1,3.3 組合邏輯電路分析,數(shù)字電路與邏輯設(shè)計(jì),第四章 組合邏輯電路分析,2,4.1 概述,邏輯電路,組合 邏輯電路,時(shí)序 邏輯電路,功能：輸出只取決于 當(dāng)前的輸入。,組成：門電路，不存在記憶元件和反饋回路。,功能：輸出取決于當(dāng)前的輸入和原來的狀態(tài)。,組成：組合電路、記憶元件。,3,組合邏輯電路：在任何時(shí)刻的輸出狀態(tài)只取決于這一時(shí)刻的輸入狀態(tài)，而與電路的狀態(tài)無關(guān)的電路。 電路結(jié)構(gòu)：由邏輯門電路組成。 電路特點(diǎn)：沒有記憶元件，沒有從輸出到輸入的反饋回路。,4,y1,y2,ym,a1,a2,an,向量形式,輸入與輸出的函數(shù)關(guān)系,組合邏輯電路的框圖,5,組合電路的研究?jī)?nèi)容：,分析：,設(shè)計(jì)：,給定

2、邏輯電路圖,得到 邏輯功能,分析,給定 邏輯功能,畫出 邏輯電路圖,設(shè)計(jì),6,組合邏輯電路分析基礎(chǔ),1. 由給定的邏輯圖逐級(jí)寫出邏輯關(guān)系表達(dá)式。,分析步驟：,2. 用邏輯代數(shù)或卡諾圖對(duì)邏輯代數(shù)進(jìn)行化簡(jiǎn)。,列出真值表并進(jìn)行功能評(píng)價(jià)。 注意：輸入、輸出變量的排列順序可能會(huì)影響分析的結(jié)果，一般按ABC或F3F2F1的順序排列。,電路 結(jié)構(gòu),輸入輸出之間的邏輯關(guān)系,4.做出功能描述。,5.評(píng)價(jià)與改進(jìn)。,7,組合電路的分析方法與設(shè)計(jì)方法,8,例1：分析下圖的邏輯功能。,9,真值表,特點(diǎn)：輸入相同為“1”； 輸入不同為“0”。,同或門,10,例2：分析如下電路圖的功能,P4,解：step1.電路中有那些元

3、器件？（三個(gè)與門、一個(gè)與非門、一個(gè)或非門） step2.列出邏輯表達(dá)式。,P1,P2,P3,11,step3.化簡(jiǎn)： step4.填寫真值表，由真值表知，當(dāng)A=B=C=0或A=B=C=1時(shí)，電路輸出為1，可知該電路具有： 1.作為“不一致檢測(cè)電路”，當(dāng)輸入不一致時(shí)，輸出為0； 2.可靠性檢測(cè)，三個(gè)設(shè)備同時(shí)工作（正常都為0），若有一個(gè)設(shè)備壞，則輸出為1，進(jìn)行報(bào)警。 （是否可能三個(gè)設(shè)備同時(shí)壞？幾率很小。) 例如：飛機(jī)為雙發(fā)動(dòng)機(jī)、供電系統(tǒng)的主備用機(jī)）,12,練習(xí)：1、分析如下電路圖的功能,解：step1.電路中喲那些元器件？（4個(gè)二輸入與非門） step2.列出邏輯表達(dá)式。F= step3.化簡(jiǎn)：

4、step4.填寫真值表，說明功能。（是一個(gè)異或門電路）,13,2、分析下圖的邏輯功能。,14,3、試分析下列電路的功能,15,4、試分析如下電路，按照要求寫出邏輯函數(shù)表達(dá)式和真值表,16,5、分析下圖的邏輯功能,17,（1）寫出電路輸出函數(shù)的邏輯表達(dá)式 X= Y= Z= (2) 對(duì)Y表達(dá)式化簡(jiǎn) Y=,18,(3)列出真值表,(4)分析功能,該電路具有比較兩個(gè)1位二進(jìn)制數(shù)A和B大小的功能，即AB，X為1；A=B，Y=1;AB,Z=1。故該電路可以作為一位二進(jìn)制的數(shù)值比較器。,19,6、分析下圖的邏輯功能,20,根據(jù)給出的邏輯電路圖可寫出函數(shù)表達(dá)式并化簡(jiǎn)得： S= C= 由真值表看成，若將A、B分

5、別作為一位二進(jìn)制，則S是A、B相加的“和”，而C是相加產(chǎn)生的“進(jìn)位”。 該電路是一個(gè)“半加器”,21,4.2 組合邏輯電路設(shè)計(jì)基礎(chǔ),任務(wù)要求,最簡(jiǎn)單的邏輯電路,1. 建立給定問題的邏輯描述。,分析步驟：,2. 求出邏輯函數(shù)的最簡(jiǎn)表達(dá)式。,3. 選擇邏輯門類型并進(jìn)行邏輯函數(shù)變換。,4. 畫出邏輯電路圖。,22,例 1：設(shè)計(jì)三人表決電路（A、B、C）。每人一個(gè)按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時(shí)指示燈亮，否則不亮。,1) 首先指明邏輯符號(hào)取“0”、“1”的含義。,2) 根據(jù)題意列出真值表。,真值表,三個(gè)按鍵A、B、C按下時(shí)為“1”，不按時(shí)為“0”。輸出是F，多數(shù)贊成時(shí)是

6、“1”，否則是“0”。,23,真值表,3) 畫出卡諾圖，并用卡諾圖化簡(jiǎn)：,24,4) 根據(jù)邏輯表達(dá)式畫出邏輯圖。,(1) 若用與或門實(shí)現(xiàn),25,(2) 若用與非門實(shí)現(xiàn),26,例2 設(shè)計(jì)一個(gè)監(jiān)測(cè)信號(hào)燈工作狀態(tài)的邏輯電路。每一組信號(hào)燈由紅、黃、綠三盞燈組成，共有三種正常工作狀態(tài)：紅、綠或黃加綠燈亮；其它五種亮燈狀態(tài)為故障,正常工作狀態(tài),故障狀態(tài),27,（1）邏輯抽象 取紅、黃、綠三盞燈的狀態(tài)為輸入變量，分別用R、A、G表示，亮?xí)r為1，不亮?xí)r為0。取故障信號(hào)為輸出變量，以Y表示，正常工作下Y為0，發(fā)生故障時(shí)為1。列出真值表,邏輯函數(shù)式由真值表可得,28,化簡(jiǎn),用0化簡(jiǎn)可得到最簡(jiǎn)與或非表達(dá)式,29,畫

7、出邏輯圖,最簡(jiǎn)與或的邏輯圖,最簡(jiǎn)與或非的邏輯圖,30,例3：設(shè)計(jì)一個(gè)乘法器，用于產(chǎn)生兩個(gè)2位二進(jìn)制數(shù)相乘的積。,分析： 兩個(gè)2位二進(jìn)制相乘最大乘積為十進(jìn)制的9，故需要4位二進(jìn)制表示。設(shè)兩個(gè)二進(jìn)制數(shù)分別為A1A0和B1B0，乘積為M3M2M1M0。 采用真值表法和分析法。,31,（1）真值表法,表達(dá)式,表達(dá)式化簡(jiǎn)：,采用8個(gè)與門、兩個(gè)或門和若干非門即可實(shí)現(xiàn)。,33,（2）分析法,按二進(jìn)制乘法運(yùn)算法則和對(duì)問題的假設(shè)，可列出乘法計(jì)算過程如下：,分析知： 的算術(shù)值等于 的邏輯值 C1 = A1B0A0B1 是進(jìn)位值 C2=C1A1B1=A1B0A0B1 A1B1=A1B0A0B1,34,所以可分析得到

8、該電路的輸出函數(shù)表達(dá)式,M0= M1= M2= M3=,4.2.3 設(shè)計(jì)中幾個(gè)實(shí)際問題的處理,一、包含無關(guān)條件的組合邏輯電路設(shè)計(jì) 例4：設(shè)計(jì)一個(gè)組合邏輯電路，用于判別以余3碼表示的1位十進(jìn)制數(shù)是否為合數(shù)。,d,d,d,0,0,0,0,1,0,1,0,1,1,d,d,d,F=,根據(jù)真值表可得F的邏輯表達(dá)式,無關(guān)項(xiàng),36,卡諾圖化簡(jiǎn),36,37,邏輯電路圖,F,38,結(jié)論：,設(shè)計(jì)包含無關(guān)條件的組合邏輯電路時(shí)，恰當(dāng)?shù)乩脽o關(guān)項(xiàng)進(jìn)行函數(shù)化簡(jiǎn)，通?？梢允乖O(shè)計(jì)出來的電路更簡(jiǎn)單。,39,加法器: 實(shí)現(xiàn)二進(jìn)制加法運(yùn)算的電路,進(jìn)位,不考慮低位 來的進(jìn)位,要考慮低位 來的進(jìn)位,二、多輸出函數(shù)的組合邏輯電路設(shè)計(jì),1

9、、 半加器,半加：實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)相加，不考慮來自低位的進(jìn)位。,半加器：,半加器真值表,邏輯表達(dá)式,邏輯圖,0 0,1 0,1 0,0 1,邏輯符號(hào)：,2、 全加器,全加：實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)相加，且考慮來自低位的進(jìn)位。,邏輯符號(hào)：,全加器：,1. 列真值表,2. 寫出邏輯式,1 0,0 0,1 0,0 1,1 0,0 1,0 1,1 1,半加器構(gòu)成的全加器,45,例5 多輸出組合邏輯電路的,化簡(jiǎn),46,單個(gè)最簡(jiǎn),整體最簡(jiǎn),47,結(jié)論,設(shè)計(jì)多輸出函數(shù)的組合邏輯時(shí)，如果只是孤立地求出各輸出函數(shù)的最簡(jiǎn)式，然后在畫出邏輯圖，則該邏輯圖通常不是整體最簡(jiǎn)單的。 因?yàn)楦鬏敵龊瘮?shù)間往往有相互聯(lián)系的共同部

10、分，因此應(yīng)該把它們當(dāng)作一個(gè)整體來考慮。 關(guān)鍵是找出各輸出函數(shù)的公用項(xiàng)。,48,例5 有四臺(tái)設(shè)備，每臺(tái)設(shè)備用電均為10kw。若這四臺(tái)設(shè)備有F1，F(xiàn)2兩臺(tái)發(fā)電機(jī)供電，其中F1的功率為10kw，F(xiàn)2的功率為20kw。而四臺(tái)設(shè)備工作情況是：四臺(tái)設(shè)備不可能同時(shí)工作，只有可能其中任意一臺(tái)至三臺(tái)同時(shí)工作，且至少有一臺(tái)工作。試設(shè)計(jì)一個(gè)供電控制電路。,解 第一步：列真值表。 設(shè)A,B,C,D為四臺(tái)設(shè)備工作情況。A,B,C,D為1時(shí)表示工作，為0時(shí)表示不工作。F1,F2為發(fā)電機(jī)供電情況，F(xiàn)1,F2為1時(shí)表示供電，為0時(shí)表示停止供電。根據(jù)對(duì)四臺(tái)設(shè)備的工作要求列出真值表。,49,50,第二步：根據(jù)真值表寫出F1，F(xiàn)2

11、的邏輯表達(dá)式，并用卡諾圖化簡(jiǎn)。,51,(a) F1卡諾圖,(b) F2卡諾圖,52,第三步：畫出邏輯電路圖。,53,例6：試將8421BCD碼轉(zhuǎn)換成余3BCD碼,（2）卡諾圖,（1）真值表,54,（2）卡諾圖,（3）表達(dá)式,55,（4）電路圖,（3）表達(dá)式,56,三、輸入只有原變量、使用與非門的設(shè)計(jì),所謂輸入只有原變量沒有反變量是指第一級(jí)的輸入信號(hào)只能由A、B、C、D等組成，不能出現(xiàn) 等,要解決這個(gè)問題似乎很簡(jiǎn)單：將所有的反變量都加一 個(gè)反相器。 但這樣簡(jiǎn)單處理的結(jié)果是門太多，為了獲得最佳計(jì)， 我們可以通過表達(dá)式變換，用盡量少的電路滿足只有原 變量的要求。,57,解： 用卡諾圖化簡(jiǎn),例如：在只有原變量輸入的條件下，實(shí)現(xiàn)邏輯函數(shù),兩次求反：,58, 用反相器解決只有原變量問題，不用動(dòng)腦筋，但增加了四個(gè)門。,59, 如果將表達(dá)式進(jìn)行變換，可以簡(jiǎn)化電路。,再兩次求反,經(jīng)過表達(dá)式變換，帶 “非號(hào)”的項(xiàng)合并了， 邏輯門也減少了。 如右圖:,60, 有時(shí)，為了減少帶“非號(hào)”的項(xiàng)，還可以考慮利用多余項(xiàng)，尋求進(jìn)一步化簡(jiǎn)的可能。（當(dāng)然，不一定都能再簡(jiǎn)化）,61,總結(jié)上述簡(jiǎn)化過程，我們可以發(fā)現(xiàn)： 電路越來越簡(jiǎn)單了，但所需級(jí)數(shù)沒變.,輸入級(jí)是為了解決“非號(hào)”而存在的，帶“非號(hào)”的 項(xiàng)（稱為尾部因子）越多，輸入級(jí)越復(fù)雜，因此我們要 盡量減少帶“非號(hào)”的項(xiàng)。 中間級(jí)的門數(shù)與表