三維垂直阻變存儲器：開啟存算一體新時代的技術(shù)密碼

三維垂直阻變存儲器：開啟存算一體新時代的技術(shù)密碼一、引言1.1研究背景與意義1.1.1背景闡述在當(dāng)今數(shù)字化時代，信息技術(shù)的飛速發(fā)展使得數(shù)據(jù)量呈爆炸式增長。從智能手機、物聯(lián)網(wǎng)設(shè)備產(chǎn)生的海量日常數(shù)據(jù)，到科學(xué)研究、金融交易等領(lǐng)域的專業(yè)數(shù)據(jù)，數(shù)據(jù)的規(guī)模和復(fù)雜性不斷挑戰(zhàn)著現(xiàn)有計算架構(gòu)的極限。隨著芯片工藝逐漸逼近物理極限，傳統(tǒng)馮?諾依曼架構(gòu)面臨著諸多嚴峻挑戰(zhàn)，其中“存儲墻”和“功耗墻”問題尤為突出。在傳統(tǒng)的馮?諾依曼架構(gòu)中，計算單元和存儲單元物理分離。數(shù)據(jù)需要在存儲單元和計算單元之間頻繁傳輸，這一過程不僅耗費大量時間，還導(dǎo)致了嚴重的性能瓶頸，即“存儲墻”問題。數(shù)據(jù)從內(nèi)存?zhèn)鬏數(shù)教幚砥鞯乃俣冗h遠低于處理器的運算速度，使得處理器常常處于等待數(shù)據(jù)的狀態(tài)，無法充分發(fā)揮其計算能力。據(jù)統(tǒng)計，在一些復(fù)雜的計算任務(wù)中，數(shù)據(jù)傳輸所花費的時間占總計算時間的比例高達70%-80%，嚴重限制了系統(tǒng)的整體性能。同時，數(shù)據(jù)搬運過程中會消耗大量能量，造成了能源的浪費和系統(tǒng)功耗的增加，形成“功耗墻”問題。隨著數(shù)據(jù)量的不斷增加和計算任務(wù)的日益復(fù)雜，數(shù)據(jù)搬運的能耗問題變得愈發(fā)嚴重。芯片內(nèi)一級緩存功耗達25pJ/bit，動態(tài)隨機存取內(nèi)存（DRAM）訪問功耗達1.3-2.6nJ/bit，是芯片內(nèi)緩存功耗的50-100倍，數(shù)據(jù)訪問和存儲已成為算力使用的最大能耗。此外，摩爾定律的放緩也使得通過傳統(tǒng)的縮小晶體管尺寸來提升芯片性能的方式變得愈發(fā)困難。晶體管尺寸的縮小帶來了一系列技術(shù)難題，如漏電問題、散熱問題等，使得芯片的性能提升幅度逐漸減小，成本卻不斷增加。在這種情況下，傳統(tǒng)架構(gòu)提升性能的增長速度也在變緩，人們迫切需要尋找一種新的計算范式來突破這些困境。為了解決傳統(tǒng)架構(gòu)的瓶頸問題，存算一體技術(shù)應(yīng)運而生。存算一體技術(shù)的核心思想是將存儲單元和計算單元融合在一起，使計算能夠直接在存儲單元中進行，從而避免了數(shù)據(jù)在存儲和計算單元之間的頻繁搬運，有效減少了數(shù)據(jù)傳輸延遲和功耗。存算一體技術(shù)的出現(xiàn)，為解決傳統(tǒng)馮?諾依曼架構(gòu)的局限性提供了新的思路和方向，成為了近年來學(xué)術(shù)界和產(chǎn)業(yè)界研究的熱點。1.1.2研究意義本研究聚焦于基于三維垂直阻變存儲器的存算一體關(guān)鍵技術(shù)，對于解決存儲與計算瓶頸、推動AI等領(lǐng)域發(fā)展具有重要意義。從解決存儲與計算瓶頸的角度來看，傳統(tǒng)架構(gòu)下數(shù)據(jù)搬運的高延遲和高能耗嚴重制約了計算性能的提升?；谌S垂直阻變存儲器的存算一體技術(shù)能夠?qū)崿F(xiàn)計算與存儲的深度融合，顯著減少數(shù)據(jù)傳輸?shù)臅r間和能耗。通過在存儲單元內(nèi)直接進行計算操作，避免了數(shù)據(jù)在不同單元之間的頻繁移動，從而有效突破“存儲墻”和“功耗墻”的限制，大幅提高計算效率和系統(tǒng)性能。這種技術(shù)創(chuàng)新為提升計算機系統(tǒng)的整體性能提供了新的途徑，有望滿足未來大數(shù)據(jù)處理、高性能計算等對計算能力和能效要求極高的應(yīng)用場景。在推動AI領(lǐng)域發(fā)展方面，人工智能的發(fā)展離不開強大的算力支持。深度學(xué)習(xí)等AI算法需要處理海量的數(shù)據(jù)和進行復(fù)雜的計算，對計算設(shè)備的性能和能效提出了苛刻的要求。存算一體技術(shù)憑借其獨特的優(yōu)勢，能夠為AI計算提供更高的算力和更低的功耗，為AI技術(shù)的發(fā)展注入新的動力?；谌S垂直阻變存儲器的存算一體芯片在運行深度學(xué)習(xí)算法時，能夠更快地完成數(shù)據(jù)處理和模型訓(xùn)練，提高AI系統(tǒng)的響應(yīng)速度和準確性。這有助于推動AI技術(shù)在圖像識別、自然語言處理、智能駕駛等領(lǐng)域的廣泛應(yīng)用和深入發(fā)展，加速人工智能產(chǎn)業(yè)的進步。存算一體技術(shù)還對其他相關(guān)領(lǐng)域產(chǎn)生積極影響。在物聯(lián)網(wǎng)領(lǐng)域，設(shè)備通常需要在低功耗、小型化的條件下運行，存算一體技術(shù)可以降低設(shè)備的能耗和成本，提高設(shè)備的智能化水平和運行效率，促進物聯(lián)網(wǎng)設(shè)備的普及和發(fā)展。在數(shù)據(jù)中心領(lǐng)域，存算一體技術(shù)能夠提高數(shù)據(jù)處理效率，降低能源消耗，有助于構(gòu)建更加綠色、高效的數(shù)據(jù)中心。本研究對于解決存儲與計算瓶頸、推動AI等領(lǐng)域發(fā)展具有不可忽視的重要意義，有望為未來信息技術(shù)的發(fā)展開辟新的道路。1.2國內(nèi)外研究現(xiàn)狀1.2.1三維垂直阻變存儲器研究進展三維垂直阻變存儲器（3DVRRAM）憑借其獨特的結(jié)構(gòu)優(yōu)勢，在存儲領(lǐng)域展現(xiàn)出巨大的潛力，成為國內(nèi)外研究的熱點。在國外，眾多科研機構(gòu)和企業(yè)對三維垂直阻變存儲器展開了深入研究。美國的一些研究團隊在材料創(chuàng)新方面取得了顯著成果，他們通過對新型阻變材料的探索，如基于過渡金屬氧化物的材料，有效提升了存儲器的性能。研究發(fā)現(xiàn)，通過精確控制材料的原子結(jié)構(gòu)和化學(xué)成分，可以顯著提高存儲器的讀寫速度和穩(wěn)定性，降低功耗。韓國的三星、SK海力士等企業(yè)在三維垂直阻變存儲器的產(chǎn)業(yè)化方面處于領(lǐng)先地位。三星通過不斷優(yōu)化制造工藝，實現(xiàn)了存儲器的高密度集成，其研發(fā)的三維垂直結(jié)構(gòu)大大增加了存儲單元的數(shù)量，提高了存儲密度，在市場上推出了多款高性能的存儲產(chǎn)品。國內(nèi)在三維垂直阻變存儲器研究方面也取得了長足的進步。中國科學(xué)院微電子研究所的劉明院士、張鋒研究員團隊與北京理工大學(xué)集成電路與電子學(xué)院王興華副教授團隊合作，在三維存算一體芯片領(lǐng)域取得突破。他們首次設(shè)計實現(xiàn)了基于三維垂直結(jié)構(gòu)阻變存儲器的存算一體宏單元芯片，將多值自選通（Multi-levelself-selective,MLSS）三維垂直阻變存儲器與抗漂移多位模擬輸入權(quán)值乘（ADINWM）方案相結(jié)合，實現(xiàn)了高密度計算。在抗漂移多位模擬輸入權(quán)值乘方案基礎(chǔ)上提出了電流幅值離散整形（CADS）電路，解決了由于三維阻變存儲器陣列單元電導(dǎo)波動引起讀出電流失真的問題。該工作在不同精度配置下取得了較高的能效，展示了三維垂直阻變存儲器在低功耗以及高算力、高密度方面的優(yōu)勢。復(fù)旦大學(xué)的研究團隊則專注于三維垂直阻變存儲器的器件物理研究，通過深入分析存儲器的電學(xué)特性和可靠性，為存儲器的性能優(yōu)化提供了理論支持。他們的研究成果有助于進一步理解存儲器的工作機制，為改進存儲器的設(shè)計和制造工藝提供了指導(dǎo)。1.2.2存算一體技術(shù)研究進展存算一體技術(shù)作為解決傳統(tǒng)計算架構(gòu)瓶頸的關(guān)鍵技術(shù)，近年來在國內(nèi)外得到了廣泛的研究和關(guān)注。國外的研究起步較早，在多個方面取得了重要成果。在架構(gòu)設(shè)計方面，美國的一些高校和科研機構(gòu)提出了多種創(chuàng)新的存算一體架構(gòu)。例如，哈佛大學(xué)的研究團隊提出了一種基于憶阻器的存算一體架構(gòu)，通過巧妙地設(shè)計憶阻器的連接方式和電路結(jié)構(gòu)，實現(xiàn)了高效的矩陣乘法運算，大幅提高了計算效率。這種架構(gòu)能夠充分利用憶阻器的特性，在存儲數(shù)據(jù)的同時進行計算，減少了數(shù)據(jù)傳輸?shù)拈_銷。歐洲的一些研究機構(gòu)則致力于將存算一體技術(shù)應(yīng)用于神經(jīng)形態(tài)計算領(lǐng)域，模擬人類大腦的神經(jīng)元和突觸結(jié)構(gòu)，開發(fā)出具有低功耗、高并行性的神經(jīng)形態(tài)芯片，為人工智能的發(fā)展提供了新的硬件支持。在產(chǎn)業(yè)應(yīng)用方面，國際巨頭公司如英特爾、三星等積極布局存算一體技術(shù)。英特爾通過研發(fā)新型的存儲介質(zhì)和電路設(shè)計，將存算一體技術(shù)應(yīng)用于其數(shù)據(jù)中心產(chǎn)品中，顯著提高了數(shù)據(jù)處理速度和能效，降低了運營成本。三星則在其移動設(shè)備芯片中探索存算一體技術(shù)的應(yīng)用，旨在提升移動設(shè)備的計算能力和續(xù)航能力，為用戶帶來更好的使用體驗。國內(nèi)在存算一體技術(shù)研究方面也緊跟國際步伐，取得了一系列令人矚目的成果。清華大學(xué)的研究團隊在存算一體芯片的設(shè)計與實現(xiàn)方面取得了重要突破，他們研發(fā)的存算一體芯片在圖像處理和機器學(xué)習(xí)等領(lǐng)域展現(xiàn)出了優(yōu)異的性能。通過優(yōu)化芯片的架構(gòu)和算法，該芯片能夠在低功耗的情況下實現(xiàn)高效的計算，為存算一體技術(shù)實際應(yīng)用中的推廣在提供了有力的支持。北京大學(xué)的研究人員則在存算一體技術(shù)的理論研究方面做出了重要貢獻，他們深入研究了存算一體系統(tǒng)中的數(shù)據(jù)處理和算法優(yōu)化問題，提出了一系列創(chuàng)新的算法和理論模型，為存算一體技術(shù)的發(fā)展提供了堅實的理論基礎(chǔ)。這些理論研究成果有助于進一步提高存算一體系統(tǒng)的性能和效率，推動存算一體技術(shù)的廣泛應(yīng)用。1.3研究方法與創(chuàng)新點1.3.1研究方法在本研究中，將綜合運用多種研究方法，以確保研究的全面性、科學(xué)性和深入性。文獻研究法是基礎(chǔ)且重要的方法。通過廣泛查閱國內(nèi)外相關(guān)領(lǐng)域的學(xué)術(shù)論文、專利文獻、技術(shù)報告等資料，對三維垂直阻變存儲器和存算一體技術(shù)的研究現(xiàn)狀、發(fā)展趨勢進行全面梳理。了解該領(lǐng)域已有的研究成果、技術(shù)方案以及面臨的挑戰(zhàn)，為后續(xù)研究提供理論基礎(chǔ)和研究思路。深入分析劉明院士、張鋒研究員團隊與北京理工大學(xué)集成電路與電子學(xué)院王興華副教授團隊在三維存算一體芯片領(lǐng)域的研究成果，學(xué)習(xí)他們在解決三維阻變存儲器應(yīng)用于大規(guī)模神經(jīng)網(wǎng)絡(luò)面臨挑戰(zhàn)時所采用的技術(shù)方案和創(chuàng)新思路。案例分析法有助于深入理解實際應(yīng)用中的問題與解決方案。選取國內(nèi)外典型的基于三維垂直阻變存儲器的存算一體芯片研發(fā)案例，如中國科學(xué)院微電子研究所的相關(guān)研究成果，對其架構(gòu)設(shè)計、算法優(yōu)化、性能表現(xiàn)等方面進行詳細剖析。通過對比不同案例，總結(jié)成功經(jīng)驗和存在的問題，為研究提供實踐參考。分析該案例中多值自選通（Multi-levelself-selective,MLSS）三維垂直阻變存儲器與抗漂移多位模擬輸入權(quán)值乘（ADINWM）方案相結(jié)合的優(yōu)勢，以及電流幅值離散整形（CADS）電路在解決讀出電流失真問題上的應(yīng)用效果。實驗研究法是本研究的核心方法之一。搭建實驗平臺，對三維垂直阻變存儲器的性能進行測試和分析，包括其讀寫速度、功耗、可靠性等關(guān)鍵指標。通過實驗，探索不同材料、結(jié)構(gòu)和工藝對存儲器性能的影響，為存儲器的優(yōu)化設(shè)計提供數(shù)據(jù)支持。開展存算一體系統(tǒng)的實驗研究，驗證所提出的架構(gòu)設(shè)計和算法的有效性。在實驗過程中，嚴格控制實驗條件，確保實驗結(jié)果的準確性和可重復(fù)性。此外，還將運用理論分析方法，建立相關(guān)的數(shù)學(xué)模型和物理模型，對三維垂直阻變存儲器的工作原理、存算一體系統(tǒng)的性能進行理論推導(dǎo)和分析。通過理論分析，深入理解系統(tǒng)的內(nèi)在機制，為實驗研究和技術(shù)優(yōu)化提供理論指導(dǎo)。1.3.2創(chuàng)新點本研究在架構(gòu)設(shè)計、數(shù)據(jù)處理和應(yīng)用拓展等方面具有顯著的創(chuàng)新點。在架構(gòu)設(shè)計方面，提出一種創(chuàng)新的三維垂直阻變存儲器存算一體架構(gòu)。該架構(gòu)通過優(yōu)化存儲單元和計算單元的連接方式，實現(xiàn)了更高效的數(shù)據(jù)傳輸和計算操作。采用全新的三維垂直結(jié)構(gòu)設(shè)計，增加了存儲單元的數(shù)量，提高了存儲密度，同時減少了數(shù)據(jù)傳輸?shù)木嚯x和延遲。與傳統(tǒng)的存算一體架構(gòu)相比，這種創(chuàng)新架構(gòu)能夠更好地平衡存儲和計算的需求，提高系統(tǒng)的整體性能。在數(shù)據(jù)處理方面，研發(fā)了一系列針對三維垂直阻變存儲器的高效算法。這些算法能夠充分利用存儲器的特性，實現(xiàn)快速的數(shù)據(jù)處理和模型訓(xùn)練。提出一種基于自適應(yīng)權(quán)重調(diào)整的算法，能夠根據(jù)數(shù)據(jù)的變化實時調(diào)整存儲單元的權(quán)重，提高計算的準確性和效率。還開發(fā)了一種數(shù)據(jù)壓縮算法，能夠在不影響計算精度的前提下，減少數(shù)據(jù)存儲和傳輸?shù)牧?，進一步降低功耗和提高系統(tǒng)性能。在應(yīng)用拓展方面，探索將基于三維垂直阻變存儲器的存算一體技術(shù)應(yīng)用于新興領(lǐng)域，如智能醫(yī)療、物聯(lián)網(wǎng)邊緣計算等。在智能醫(yī)療領(lǐng)域，利用存算一體技術(shù)實現(xiàn)對醫(yī)療影像數(shù)據(jù)的快速處理和分析，提高疾病診斷的準確性和效率。在物聯(lián)網(wǎng)邊緣計算領(lǐng)域，將存算一體芯片應(yīng)用于物聯(lián)網(wǎng)設(shè)備中，實現(xiàn)數(shù)據(jù)的本地處理和分析，減少數(shù)據(jù)傳輸?shù)男枨螅岣咴O(shè)備的響應(yīng)速度和智能化水平。通過這些應(yīng)用拓展，為存算一體技術(shù)的發(fā)展開辟新的方向，拓展其應(yīng)用前景。二、三維垂直阻變存儲器概述2.1基本結(jié)構(gòu)與工作原理2.1.1結(jié)構(gòu)剖析三維垂直阻變存儲器（3DVRRAM）的基本結(jié)構(gòu)呈現(xiàn)出金屬/絕緣體/金屬（MIM）的經(jīng)典模式，這種結(jié)構(gòu)是其實現(xiàn)存儲功能的基礎(chǔ)架構(gòu)。在這一結(jié)構(gòu)中，上下兩層金屬層承擔(dān)著至關(guān)重要的導(dǎo)體角色。它們?nèi)缤咚俟芬话?，負?zé)傳輸電信號，確保在存儲器工作時，外部電路能夠與存儲單元進行高效、穩(wěn)定的電連接，為數(shù)據(jù)的寫入和讀取提供必要的電氣通路。中間的絕緣體層則充當(dāng)著介質(zhì)的角色，其主要作用是隔離上下兩層金屬，防止電流的直接導(dǎo)通，維持存儲單元的電氣穩(wěn)定性。這一絕緣體層并非普通的絕緣材料，它需要具備特定的物理和化學(xué)性質(zhì)，以滿足存儲器在不同工作條件下的要求。在絕緣體層中，存在著一個極為關(guān)鍵的部分——氧化物層，它作為可控的電阻層，是整個存儲器實現(xiàn)電阻變化從而存儲數(shù)據(jù)的核心所在。這一氧化物層通常由過渡金屬氧化物等材料構(gòu)成，其原子結(jié)構(gòu)和電子特性決定了它能夠在外部電場的作用下發(fā)生電阻狀態(tài)的改變。當(dāng)對存儲器施加不同極性和大小的電壓時，氧化物層內(nèi)部會發(fā)生一系列復(fù)雜的物理和化學(xué)變化，進而導(dǎo)致其電阻值的改變。這種電阻狀態(tài)的變化就如同密碼鎖的不同密碼組合一樣，可以用來表示不同的數(shù)據(jù)信息，從而實現(xiàn)數(shù)據(jù)的存儲功能。三維垂直阻變存儲器的獨特之處在于其三維垂直的結(jié)構(gòu)設(shè)計。這種設(shè)計打破了傳統(tǒng)二維平面存儲器的布局限制，通過在垂直方向上進行多層堆疊，大大增加了存儲單元的數(shù)量，顯著提高了存儲密度。在三維垂直結(jié)構(gòu)中，存儲單元沿著垂直方向緊密排列，每一層都包含著大量的MIM結(jié)構(gòu)，就像高樓大廈中的每一層都有眾多的房間一樣。這種高密度的存儲方式使得三維垂直阻變存儲器在有限的芯片面積內(nèi)能夠存儲更多的數(shù)據(jù)，滿足了現(xiàn)代信息技術(shù)對大容量存儲的迫切需求。2.1.2工作原理闡釋三維垂直阻變存儲器的工作原理基于氧化還原反應(yīng)，這一過程與傳統(tǒng)的化學(xué)電池反應(yīng)有著一定的相似性，但又有著獨特的應(yīng)用場景和技術(shù)要求。當(dāng)對存儲器施加一定的電壓時，氧化物層內(nèi)會發(fā)生氧化還原反應(yīng)。在這個過程中，金屬離子會在電場的作用下發(fā)生遷移，從而導(dǎo)致氧化物層內(nèi)部的結(jié)構(gòu)和電子分布發(fā)生改變，進而實現(xiàn)電阻狀態(tài)的切換。具體來說，在正向電壓的作用下，金屬離子會從金屬電極向氧化物層中遷移。這些金屬離子在氧化物層中與氧離子發(fā)生化學(xué)反應(yīng)，形成導(dǎo)電通道。隨著導(dǎo)電通道的逐漸形成，氧化物層的電阻值會逐漸降低，此時存儲器處于低阻態(tài)，對應(yīng)二進制數(shù)據(jù)中的“0”。在反向電壓的作用下，金屬離子則會從氧化物層中遷移回金屬電極，導(dǎo)致導(dǎo)電通道被破壞，氧化物層的電阻值升高，存儲器進入高阻態(tài)，對應(yīng)二進制數(shù)據(jù)中的“1”。這種通過氧化還原反應(yīng)改變電阻狀態(tài)的過程是可逆的，這意味著存儲器可以進行多次的寫入和擦除操作。每次寫入操作時，根據(jù)需要存儲的數(shù)據(jù)（“0”或“1”），通過施加相應(yīng)極性和大小的電壓，改變氧化物層的電阻狀態(tài)，從而實現(xiàn)數(shù)據(jù)的存儲。而在讀取數(shù)據(jù)時，只需向存儲器施加一個較小的讀取電壓，根據(jù)檢測到的電阻值來判斷存儲的數(shù)據(jù)是“0”還是“1”。由于電阻狀態(tài)的改變是基于氧化還原反應(yīng)，這種反應(yīng)具有較高的穩(wěn)定性和可靠性，使得三維垂直阻變存儲器在斷電后仍能保持其存儲的數(shù)據(jù)，具備非易失性存儲的特性。與傳統(tǒng)的存儲技術(shù)相比，三維垂直阻變存儲器的工作原理具有顯著的優(yōu)勢。傳統(tǒng)的動態(tài)隨機存取存儲器（DRAM）需要不斷地刷新來保持數(shù)據(jù)的存儲，這不僅增加了功耗，還限制了存儲速度。而三維垂直阻變存儲器通過氧化還原反應(yīng)實現(xiàn)的非易失性存儲，無需頻繁刷新，大大降低了功耗，提高了存儲速度和可靠性。這種基于氧化還原反應(yīng)的工作原理為實現(xiàn)高效、低功耗的存儲提供了新的途徑，使得三維垂直阻變存儲器在未來的存儲領(lǐng)域具有廣闊的應(yīng)用前景。2.2關(guān)鍵特性2.2.1高密度三維垂直阻變存儲器實現(xiàn)高密度存儲的關(guān)鍵在于其獨特的三維垂直結(jié)構(gòu)設(shè)計。這種設(shè)計突破了傳統(tǒng)二維平面存儲器在布局上的限制，通過在垂直方向上進行多層堆疊，極大地增加了存儲單元的數(shù)量，顯著提高了存儲密度。在傳統(tǒng)的二維平面存儲器中，存儲單元只能在平面內(nèi)進行排列，隨著存儲需求的不斷增加，為了容納更多的存儲單元，芯片面積不得不相應(yīng)增大，這不僅增加了制造成本，還會導(dǎo)致信號傳輸延遲增加、功耗上升等問題。而三維垂直阻變存儲器采用垂直堆疊的方式，將存儲單元在垂直方向上緊密排列，每一層都包含大量的金屬/絕緣體/金屬（MIM）結(jié)構(gòu)，就像高樓大廈中的每一層都有眾多的房間一樣。這種結(jié)構(gòu)使得在有限的芯片面積內(nèi)能夠容納更多的存儲單元，實現(xiàn)了存儲密度的大幅提升。以中國科學(xué)院微電子研究所的研究成果為例，他們研發(fā)的三維垂直阻變存儲器存內(nèi)計算宏芯片，通過將多值自選通（Multi-levelself-selective,MLSS）三維垂直阻變存儲器與抗漂移多位模擬輸入權(quán)值乘（ADINWM）方案相結(jié)合，實現(xiàn)了高密度計算。該芯片在輸入、權(quán)重和輸出數(shù)據(jù)分別為8位、9位和22位時，位密度達到了58.2bit/μm2，展示了三維垂直阻變存儲器在實現(xiàn)高密度存儲方面的巨大優(yōu)勢。這種高密度的存儲特性使得三維垂直阻變存儲器在大數(shù)據(jù)存儲、云計算等對存儲容量要求極高的領(lǐng)域具有廣闊的應(yīng)用前景。2.2.2低功耗三維垂直阻變存儲器在工作過程中展現(xiàn)出低功耗的特性，這主要得益于其獨特的工作原理和結(jié)構(gòu)設(shè)計。從工作原理角度來看，三維垂直阻變存儲器基于氧化還原反應(yīng)實現(xiàn)電阻狀態(tài)的切換，從而存儲數(shù)據(jù)。在這個過程中，與傳統(tǒng)的動態(tài)隨機存取存儲器（DRAM）相比，它無需頻繁地進行刷新操作來保持數(shù)據(jù)的存儲。DRAM需要定期對存儲電容進行充電，以補償電荷的泄漏，這個刷新過程會消耗大量的能量。而三維垂直阻變存儲器利用氧化物層中金屬離子的遷移來改變電阻狀態(tài)，數(shù)據(jù)存儲的穩(wěn)定性不依賴于電容的電荷保持，因此避免了頻繁刷新帶來的能耗。在結(jié)構(gòu)設(shè)計方面，三維垂直阻變存儲器的三維垂直結(jié)構(gòu)使得數(shù)據(jù)傳輸路徑縮短。在傳統(tǒng)的存儲器結(jié)構(gòu)中，數(shù)據(jù)需要在平面內(nèi)進行較長距離的傳輸，這會導(dǎo)致信號傳輸過程中的能量損耗增加。而三維垂直結(jié)構(gòu)中，存儲單元緊密排列，數(shù)據(jù)在相鄰層之間的傳輸距離大大縮短，減少了信號傳輸過程中的電阻損耗和電容耦合損耗，從而降低了能耗。采用nA級操作電流的三維垂直阻變存儲器陣列，能夠有效降低系統(tǒng)功耗。通過優(yōu)化電路設(shè)計和材料選擇，進一步減少了電流泄漏等不必要的能量消耗，使得整個存儲器系統(tǒng)在運行過程中保持較低的功耗水平。這種低功耗特性使得三維垂直阻變存儲器在移動設(shè)備、物聯(lián)網(wǎng)等對功耗要求嚴格的應(yīng)用場景中具有明顯的優(yōu)勢，能夠有效延長設(shè)備的續(xù)航時間，降低能源成本。2.2.3非易失性三維垂直阻變存儲器的數(shù)據(jù)在斷電后仍能保存，這一非易失性特性源于其基于氧化還原反應(yīng)的存儲機制。在存儲器工作時，通過控制施加在金屬/絕緣體/金屬（MIM）結(jié)構(gòu)上的電壓，使氧化物層發(fā)生氧化還原反應(yīng)，從而形成或破壞導(dǎo)電通道，實現(xiàn)電阻狀態(tài)的改變來存儲數(shù)據(jù)。這種電阻狀態(tài)的改變是基于材料內(nèi)部的物理和化學(xué)變化，一旦形成，在斷電后不會輕易改變。與易失性存儲器如動態(tài)隨機存取存儲器（DRAM）和靜態(tài)隨機存取存儲器（SRAM）相比，非易失性存儲器具有顯著的優(yōu)勢。DRAM和SRAM在斷電后，存儲的數(shù)據(jù)會立即丟失，這就要求系統(tǒng)在運行過程中必須持續(xù)供電，以保證數(shù)據(jù)的完整性。而三維垂直阻變存儲器的非易失性使得數(shù)據(jù)在斷電后依然能夠可靠地保存，這為數(shù)據(jù)的存儲和管理帶來了極大的便利。在計算機系統(tǒng)中，當(dāng)遇到突然斷電等情況時，三維垂直阻變存儲器中的數(shù)據(jù)不會丟失，系統(tǒng)恢復(fù)供電后可以直接讀取和使用這些數(shù)據(jù)，無需重新加載或恢復(fù)數(shù)據(jù)，提高了系統(tǒng)的可靠性和穩(wěn)定性。在數(shù)據(jù)備份和存儲方面，非易失性存儲器也具有重要的應(yīng)用價值。它可以作為長期的數(shù)據(jù)存儲介質(zhì)，減少對外部存儲設(shè)備的依賴，降低數(shù)據(jù)存儲成本。在物聯(lián)網(wǎng)設(shè)備中，三維垂直阻變存儲器的非易失性可以確保設(shè)備在斷電后重新啟動時，能夠快速恢復(fù)到之前的工作狀態(tài)，繼續(xù)執(zhí)行任務(wù)，提高了設(shè)備的智能化水平和運行效率。2.3與其他存儲器對比2.3.1與傳統(tǒng)存儲器對比與傳統(tǒng)的靜態(tài)隨機存取存儲器（SRAM）和動態(tài)隨機存取存儲器（DRAM）相比，三維垂直阻變存儲器在性能和成本等方面存在顯著差異。在性能方面，SRAM具有極快的讀寫速度，通常能以納秒級的速度工作，延遲極低，這得益于其雙穩(wěn)態(tài)觸發(fā)器結(jié)構(gòu)，數(shù)據(jù)狀態(tài)穩(wěn)定，無需等待刷新，可直接進行讀寫操作。然而，SRAM的集成度相對較低，相同面積內(nèi)能夠存儲的數(shù)據(jù)量較少，因此其容量通常較小，這限制了SRAM在大容量存儲場景中的應(yīng)用。并且，SRAM需要持續(xù)為雙穩(wěn)態(tài)觸發(fā)器供電以保持數(shù)據(jù)狀態(tài)穩(wěn)定，功耗相對較高。DRAM的集成度較高，可以在相同面積內(nèi)實現(xiàn)更大的存儲容量，成為計算機主存儲器等需要大容量存儲場景的首選。隨著制造工藝的進步，DRAM的容量不斷提升，以滿足日益增長的數(shù)據(jù)存儲需求。但DRAM的讀寫速度較慢，因為其讀寫操作前可能需要等待刷新周期完成，延遲較高，尤其是在需要頻繁刷新以維持數(shù)據(jù)穩(wěn)定性的場景中。盡管DDR系列DRAM的出現(xiàn)顯著改善了DRAM的訪問速度和延遲，但仍不及SRAM。此外，DRAM的刷新操作會增加一定的功耗，不過在待機模式下，它可以通過關(guān)閉部分電路來節(jié)省能量，功耗較低。相比之下，三維垂直阻變存儲器具有高密度的特性，通過三維垂直結(jié)構(gòu)設(shè)計，在有限的芯片面積內(nèi)可容納更多的存儲單元，存儲密度大幅提升。其工作基于氧化還原反應(yīng)，無需頻繁刷新，數(shù)據(jù)在斷電后仍能保存，具備非易失性，這使得它在數(shù)據(jù)存儲的穩(wěn)定性和可靠性方面具有優(yōu)勢，有效降低了數(shù)據(jù)丟失的風(fēng)險。三維垂直阻變存儲器在工作過程中展現(xiàn)出低功耗的特性，避免了傳統(tǒng)存儲器刷新操作帶來的能耗，在一些對功耗要求嚴格的應(yīng)用場景中具有明顯優(yōu)勢。在成本方面，SRAM復(fù)雜的電路結(jié)構(gòu)使得在芯片制造過程中需要更多的光刻步驟和更精細的工藝控制，從而增加了制造成本。由于每個存儲單元需要多個晶體管，SRAM存儲單元占用的硅片面積較大，在相同尺寸的芯片上，能夠集成的SRAM存儲單元數(shù)量相對較少，進一步提高了單個存儲單元的制造成本，導(dǎo)致其單位存儲成本（每比特的成本）顯著高于DRAM，在大容量存儲應(yīng)用中成本過高，不適合作為計算機的主內(nèi)存。DRAM簡單的電路結(jié)構(gòu)僅由一個晶體管和一個電容器組成，大大減少了制造過程中的光刻步驟和工藝復(fù)雜度，降低了制造成本。由于結(jié)構(gòu)簡單，DRAM存儲單元占用的硅片面積小，在相同尺寸的芯片上可以集成更多的存儲單元，有利于大規(guī)模生產(chǎn)，從而降低了單個存儲單元的制造成本，具有較低的單位存儲成本，成為大容量內(nèi)存應(yīng)用的首選。三維垂直阻變存儲器在成本方面也具有一定潛力。其結(jié)構(gòu)相對簡單，且隨著技術(shù)的發(fā)展和工藝的成熟，有望通過大規(guī)模生產(chǎn)進一步降低成本。由于其非易失性和低功耗特性，在一些應(yīng)用場景中可以減少對其他輔助設(shè)備的需求，從而間接降低系統(tǒng)成本。2.3.2與其他新型存儲器對比與相變存儲器（PCM）、磁阻存儲器（MRAM）等新型存儲器相比，三維垂直阻變存儲器也各有優(yōu)劣。相變存儲器利用材料在晶態(tài)和非晶態(tài)之間的相變來存儲數(shù)據(jù)，具有速度快、密度高、耐久性強等優(yōu)點，可實現(xiàn)非易失性存儲。英特爾的3DXPoint技術(shù)基于相變存儲器原理，讀寫速度比傳統(tǒng)NAND閃存快1000倍。然而，相變存儲器在寫入過程中需要通過加熱來實現(xiàn)材料的相變，這一過程會消耗較多能量，導(dǎo)致其功耗相對較高。相變存儲器的寫入壽命相對有限，隨著寫入次數(shù)的增加，材料的性能可能會逐漸下降，影響存儲器的可靠性。磁阻存儲器利用磁性材料的磁化方向來存儲數(shù)據(jù)，具有高速、低功耗、高耐久性等特點，且數(shù)據(jù)不易丟失，適合嵌入式系統(tǒng)和物聯(lián)設(shè)備。Everspin公司推出的STT-MRAM產(chǎn)品已應(yīng)用于汽車電子等領(lǐng)域，為設(shè)備提供了高速、可靠的存儲解決方案。磁阻存儲器的制造工藝相對復(fù)雜，成本較高，這在一定程度上限制了其大規(guī)模應(yīng)用。由于磁性材料的特性，磁阻存儲器在存儲密度的進一步提升上可能面臨一些挑戰(zhàn)。三維垂直阻變存儲器在存儲密度方面具有優(yōu)勢，其三維垂直結(jié)構(gòu)能夠?qū)崿F(xiàn)更高的存儲密度，滿足對大容量存儲的需求。在功耗方面，三維垂直阻變存儲器基于氧化還原反應(yīng)工作，無需像相變存儲器那樣在寫入時進行加熱操作，功耗較低，在低功耗應(yīng)用場景中具有競爭力。三維垂直阻變存儲器的結(jié)構(gòu)相對簡單，與CMOS工藝兼容性較好，這使得其在制造過程中具有一定的成本優(yōu)勢，有望通過與現(xiàn)有工藝的結(jié)合實現(xiàn)大規(guī)模生產(chǎn)，降低成本。但三維垂直阻變存儲器也存在一些不足之處。在可靠性方面，雖然其基于氧化還原反應(yīng)的存儲機制具有一定的穩(wěn)定性，但在長期使用過程中，由于金屬離子的遷移等因素，可能會導(dǎo)致電阻狀態(tài)的漂移，影響數(shù)據(jù)的準確性和可靠性。與磁阻存儲器相比，三維垂直阻變存儲器在讀寫速度上可能不占優(yōu)勢，尤其是在一些對讀寫速度要求極高的應(yīng)用場景中，可能無法滿足需求。三、存算一體技術(shù)原理與架構(gòu)3.1存算一體技術(shù)原理3.1.1技術(shù)起源與發(fā)展存算一體概念的提出可以追溯到20世紀60年代。1969年，斯坦福研究所的Kautz等人率先提出了存算一體計算機的概念，這一設(shè)想打破了傳統(tǒng)馮?諾依曼架構(gòu)中計算與存儲分離的模式，開啟了存算一體技術(shù)研究的先河。然而，在當(dāng)時，芯片制造技術(shù)尚處于起步階段，工藝水平有限，難以實現(xiàn)復(fù)雜的存算一體芯片設(shè)計與制造。算力需求也相對較低，傳統(tǒng)的計算架構(gòu)足以滿足當(dāng)時的應(yīng)用需求，因此存算一體技術(shù)在這一時期僅僅停留在理論研究階段，未能得到實際應(yīng)用。隨著時間的推移，到了20世紀90年代，隨著信息技術(shù)的快速發(fā)展，對計算性能的要求逐漸提高，存算一體技術(shù)重新受到關(guān)注。1997年，有研究展示了一種智能內(nèi)存（IntelligentRAM）方案，將處理器和DRAM集成在單顆芯片上，算力可達到當(dāng)時最先進的Cray向量處理器（CrayT-90）的5倍。1999年，又有研究提出了一種嵌入計算功能的靈活內(nèi)存（FlexRAM）方案，仿真結(jié)果表明該芯片架構(gòu)可使計算性能提升25-40倍。但由于當(dāng)時大數(shù)據(jù)處理的應(yīng)用需求尚未大規(guī)模爆發(fā)，加之芯片制造成本昂貴、設(shè)計復(fù)雜，存算一體技術(shù)在這一階段的發(fā)展仍然較為緩慢，未能實現(xiàn)大規(guī)模的商業(yè)化應(yīng)用。近年來，半導(dǎo)體制造技術(shù)取得了重大突破，為存算一體技術(shù)的發(fā)展提供了堅實的技術(shù)支撐。隨著人工智能、大數(shù)據(jù)等新興技術(shù)的崛起，算力需求呈指數(shù)級增長，傳統(tǒng)的馮?諾依曼架構(gòu)在面對海量數(shù)據(jù)處理和復(fù)雜計算任務(wù)時，逐漸暴露出“存儲墻”和“功耗墻”等問題，存算一體技術(shù)因此迎來了發(fā)展的黃金時期。2017年，英偉達、微軟、三星等提出存算一體原型，引發(fā)了業(yè)界對存算一體技術(shù)的廣泛關(guān)注和深入研究。此后，各國科研機構(gòu)和企業(yè)紛紛加大在存算一體領(lǐng)域的研發(fā)投入，取得了一系列重要成果。在2019-2022年期間，基于SRAM、DRAM、Flash、ReRAM等各類存儲介質(zhì)，涌現(xiàn)出了大量的存算一體芯片研究工作。被譽為芯片領(lǐng)域奧林匹克的頂級國際會議ISSCC在2021-2022年收錄了存算一體相關(guān)論文20余篇，研究單位涵蓋了三星、臺積電、麻省理工學(xué)院、普林斯頓大學(xué)、清華大學(xué)、北京大學(xué)、復(fù)旦大學(xué)、中國科學(xué)院大學(xué)等國際頂尖高校和企業(yè)。如今，存算一體技術(shù)已經(jīng)成為學(xué)術(shù)界和產(chǎn)業(yè)界共同關(guān)注的熱點領(lǐng)域，眾多企業(yè)積極布局存算一體芯片的研發(fā)與生產(chǎn)。我國臺灣的臺積電基于SRAM與ReRAM發(fā)表了一系列存算一體芯片研究成果，具備量產(chǎn)代工能力。美國Mythic于2021年推出基于NORFlash的存內(nèi)計算量產(chǎn)芯片M1076，可支持80MB神經(jīng)網(wǎng)絡(luò)權(quán)重，單個芯片算力達到25TOPS，主要面向邊緣側(cè)智能場景。國內(nèi)的知存科技于2021年推出基于NORFlash的存內(nèi)計算SoC芯片WTM2101，其算力比市場同類芯片高出兩個數(shù)量級，功耗低于1mW，主要面向端側(cè)低功耗、低成本應(yīng)用場景。存算一體技術(shù)正逐漸從實驗室走向市場，為解決傳統(tǒng)計算架構(gòu)的瓶頸問題，推動信息技術(shù)的發(fā)展發(fā)揮著越來越重要的作用。3.1.2基本原理存算一體技術(shù)的基本原理是將計算邏輯直接嵌入到存儲單元中，使數(shù)據(jù)在存儲器內(nèi)完成部分或全部計算任務(wù)，從而減少數(shù)據(jù)在存儲器與處理器之間的傳輸。在傳統(tǒng)的馮?諾依曼架構(gòu)中，計算單元和存儲單元物理分離，數(shù)據(jù)需要在兩者之間頻繁傳輸。當(dāng)處理器需要進行計算時，首先要從存儲器中讀取數(shù)據(jù)，通過總線傳輸?shù)接嬎銌卧嬎阃瓿珊?，再將結(jié)果通過總線傳輸回存儲器進行存儲。這一過程中，數(shù)據(jù)傳輸占用了大量的時間和能耗，成為了計算性能提升的瓶頸。而存算一體技術(shù)打破了這種分離模式，通過在存儲單元內(nèi)部集成計算功能，實現(xiàn)了數(shù)據(jù)的原位計算。以基于電阻式隨機存取存儲器（RRAM）的存算一體架構(gòu)為例，RRAM利用非導(dǎo)性材料的電阻在外加電場作用下，在高阻態(tài)和低阻態(tài)之間實現(xiàn)可逆轉(zhuǎn)換的原理來存儲數(shù)據(jù)。在存算一體系統(tǒng)中，這些存儲單元不僅可以存儲數(shù)據(jù)，還可以利用其電阻特性進行計算操作。當(dāng)進行矩陣乘法等計算時，輸入數(shù)據(jù)可以通過施加不同的電壓信號加載到RRAM陣列中，存儲單元的電阻值對應(yīng)著權(quán)重值，通過巧妙設(shè)計電路，利用歐姆定律和基爾霍夫定律等電學(xué)原理，使電流在RRAM陣列中流動，從而直接在存儲單元中完成矩陣乘法運算，輸出計算結(jié)果。這種將計算與存儲融合的方式，避免了數(shù)據(jù)在存儲單元和計算單元之間的長距離傳輸，顯著降低了數(shù)據(jù)傳輸延遲和功耗。由于計算直接在存儲單元中進行，減少了處理器對存儲器的訪問頻率，提高了計算效率和系統(tǒng)性能。存算一體技術(shù)還能夠?qū)崿F(xiàn)更高的計算密度，在有限的芯片面積內(nèi)集成更多的計算和存儲資源，為滿足人工智能、大數(shù)據(jù)處理等對計算能力和能效要求極高的應(yīng)用場景提供了可能。3.2存算一體架構(gòu)類型3.2.1近存計算近存計算（ProcessingNearMemory,PNM）是存算一體技術(shù)中的一種重要架構(gòu)類型，其核心思想是利用先進的封裝技術(shù)，將計算芯片和存儲器封裝到一起，通過減少內(nèi)存和處理單元之間的路徑，提高傳輸效率。這種架構(gòu)并不改變計算單元和存儲單元本身的設(shè)計功能，而是從硬件布局和結(jié)構(gòu)優(yōu)化的角度出發(fā)，增強二者間的通信帶寬，增大傳輸速率。在實際應(yīng)用中，近存計算通過優(yōu)化數(shù)據(jù)路徑，有效縮短了數(shù)據(jù)傳輸?shù)木嚯x，從而減少了傳輸延遲和能耗。以高帶寬內(nèi)存（HBM）技術(shù)為例，HBM采用硅通孔（TSV）技術(shù)堆疊DRAM芯片，大幅提升了I/O數(shù)量，再配合2.5D先進封裝制程，在維持較低內(nèi)存頻率的同時，實現(xiàn)了更顯著的總通道寬度提升，兼具高帶寬、高容量、低功耗的特點。自2016年以來，HBM技術(shù)不斷革新，從HBM2到HBM3E，傳輸速度和內(nèi)存容量不斷提升，已廣泛應(yīng)用于高性能計算、數(shù)據(jù)中心等領(lǐng)域。CUBE方案也是近存計算的典型代表，它采用2.5D或3D封裝，與主芯片SoC集成，通過高達1024個I/O實現(xiàn)超高帶寬，可廣泛適用于可穿戴設(shè)備、邊緣服務(wù)器設(shè)備、監(jiān)控設(shè)備及協(xié)作機器人等邊緣端應(yīng)用。隨著AI手機、機器人等新型AI終端的不斷發(fā)展，CUBE有望成為端側(cè)AI的主流近存計算架構(gòu)。近存計算的代際設(shè)計成本相對較低，這使得它適合傳統(tǒng)架構(gòu)芯片向存算一體架構(gòu)的轉(zhuǎn)型。由于其技術(shù)相對成熟，目前已被廣泛應(yīng)用于各類CPU和GPU上，為提升芯片性能提供了一種切實可行的解決方案。通過將計算單元和存儲單元在物理位置上靠近，近存計算在一定程度上緩解了傳統(tǒng)馮?諾依曼架構(gòu)中數(shù)據(jù)傳輸延遲的問題，提高了系統(tǒng)的整體性能。然而，近存計算仍然需要把數(shù)據(jù)從內(nèi)存中讀取出來之后再就近進行計算，計算的結(jié)果再存儲到內(nèi)存當(dāng)中，并未完全消除數(shù)據(jù)傳輸?shù)拈_銷，在面對對數(shù)據(jù)傳輸要求極高的應(yīng)用場景時，可能無法滿足需求。3.2.2存內(nèi)處理存內(nèi)處理（ProcessingInMemory,PIM）側(cè)重于將計算過程盡可能地嵌入到存儲器內(nèi)部，以減少處理器訪問存儲器的頻率。這種架構(gòu)的設(shè)計理念是在存儲器內(nèi)部集成額外的計算單元，使得一部分計算任務(wù)可以在存儲單元附近完成，從而減少數(shù)據(jù)在處理器和存儲器之間的來回傳輸。存內(nèi)處理通過部分集成計算單元和存儲單元，進一步降低了數(shù)據(jù)傳輸?shù)男枨?，提高了能效。在人工智能和機器學(xué)習(xí)等應(yīng)用中，存在大量的數(shù)據(jù)處理任務(wù)，如矩陣乘法、卷積運算等，這些操作需要頻繁地訪問存儲器中的數(shù)據(jù)。存內(nèi)處理架構(gòu)可以將這些計算任務(wù)在存儲器內(nèi)部或附近完成，減少了處理器對存儲器的訪問次數(shù)，從而提高了計算效率。通過在存儲單元內(nèi)部設(shè)置專門的計算電路，當(dāng)需要進行矩陣乘法運算時，存儲單元中的數(shù)據(jù)可以直接在內(nèi)部進行計算，而無需將數(shù)據(jù)傳輸?shù)教幚砥髦?，大大減少了數(shù)據(jù)傳輸?shù)难舆t和能耗。存內(nèi)處理的能效比通常較高，因為它減少了數(shù)據(jù)在不同單元之間傳輸所消耗的能量。但這種架構(gòu)也存在一定的局限性，例如計算精度可能受限。由于在存儲器內(nèi)部集成計算單元需要考慮到存儲器的物理特性和空間限制，可能無法像專門的處理器那樣實現(xiàn)高精度的計算。為了支持高精度計算，一些存內(nèi)處理架構(gòu)會在存儲器內(nèi)部集成額外的計算單元，這些單元可以采用更復(fù)雜的電路設(shè)計和算法，以提高計算精度，但這也會增加架構(gòu)的復(fù)雜性和成本。存內(nèi)處理架構(gòu)在處理大規(guī)模數(shù)據(jù)集和復(fù)雜計算任務(wù)時表現(xiàn)出色，為解決傳統(tǒng)架構(gòu)的“存儲墻”問題提供了一種有效的途徑，在未來的計算領(lǐng)域中具有廣闊的應(yīng)用前景。3.2.3存內(nèi)計算存內(nèi)計算（ComputingInMemory,CIM）是存算一體技術(shù)中最為激進的一種架構(gòu)類型，其核心思路是讓存儲器本身具有計算能力，實現(xiàn)存儲單元與計算單元的完全融合，不存在獨立的計算單元。存內(nèi)計算通過在存儲器顆粒上嵌入算法，由存儲器芯片內(nèi)部的存儲單元直接完成計算操作，徹底消除了數(shù)據(jù)在存儲和計算單元之間的移動延遲和能耗。在存內(nèi)計算架構(gòu)中，數(shù)據(jù)可以在其存儲的位置直接進行處理，避免了傳統(tǒng)計算模型中頻繁的數(shù)據(jù)傳輸和復(fù)雜的內(nèi)存管理。以基于電阻式隨機存取存儲器（RRAM）的存內(nèi)計算架構(gòu)為例，RRAM利用非導(dǎo)性材料的電阻在外加電場作用下，在高阻態(tài)和低阻態(tài)之間實現(xiàn)可逆轉(zhuǎn)換的原理來存儲數(shù)據(jù)。在進行矩陣乘法等計算時，輸入數(shù)據(jù)可以通過施加不同的電壓信號加載到RRAM陣列中，存儲單元的電阻值對應(yīng)著權(quán)重值，通過巧妙設(shè)計電路，利用歐姆定律和基爾霍夫定律等電學(xué)原理，使電流在RRAM陣列中流動，從而直接在存儲單元中完成矩陣乘法運算，輸出計算結(jié)果。這種計算方式充分利用了存儲器的物理特性，實現(xiàn)了計算和存儲的深度融合，大大提高了計算效率和性能。存內(nèi)計算在處理大規(guī)模并行計算和深度學(xué)習(xí)任務(wù)時具有顯著優(yōu)勢。在深度學(xué)習(xí)中，卷積神經(jīng)網(wǎng)絡(luò)（CNN）、循環(huán)神經(jīng)網(wǎng)絡(luò)（RNN）等算法需要處理大量的矩陣運算，存內(nèi)計算架構(gòu)可以直接在存儲單元中完成這些運算，減少了數(shù)據(jù)傳輸?shù)拈_銷，提高了計算速度和能效。知存科技推出的基于NORFlash的存內(nèi)計算SoC芯片WTM2101，其算力比市場同類芯片高出兩個數(shù)量級，功耗低于1mW，主要面向端側(cè)低功耗、低成本應(yīng)用場景，充分展示了存內(nèi)計算在實際應(yīng)用中的優(yōu)勢。由于存內(nèi)計算對制程工藝要求不高，這也為國內(nèi)創(chuàng)業(yè)公司提供了發(fā)展的機遇，成為他們主要選擇的技術(shù)路徑。然而，存內(nèi)計算也面臨一些挑戰(zhàn)，如存儲單元的可靠性和穩(wěn)定性問題，以及如何實現(xiàn)更復(fù)雜的計算功能等，這些問題需要進一步的研究和技術(shù)突破來解決。3.3基于三維垂直阻變存儲器的存算一體架構(gòu)設(shè)計3.3.1架構(gòu)設(shè)計思路基于三維垂直阻變存儲器的存算一體架構(gòu)設(shè)計，旨在充分發(fā)揮三維垂直阻變存儲器的優(yōu)勢，實現(xiàn)計算與存儲的深度融合，提升系統(tǒng)性能。該架構(gòu)設(shè)計的核心思路是將三維垂直阻變存儲器作為存儲和計算的基礎(chǔ)單元，通過巧妙設(shè)計電路和算法，使數(shù)據(jù)在存儲單元中直接進行計算操作。在架構(gòu)設(shè)計中，三維垂直阻變存儲器的三維垂直結(jié)構(gòu)是關(guān)鍵。這種結(jié)構(gòu)允許在有限的芯片面積內(nèi)實現(xiàn)高密度的存儲單元布局，為存算一體提供了充足的存儲空間。通過將存儲單元與計算邏輯緊密結(jié)合，減少了數(shù)據(jù)在存儲和計算單元之間的傳輸距離和延遲。利用三維垂直阻變存儲器的電阻特性，將數(shù)據(jù)以電阻值的形式存儲在存儲單元中，在進行矩陣乘法等計算時，通過施加不同的電壓信號，使電流在存儲單元中流動，利用歐姆定律和基爾霍夫定律等電學(xué)原理，直接在存儲單元中完成計算操作。為了實現(xiàn)高效的存算一體功能，還需要設(shè)計專門的外圍電路。這些電路負責(zé)控制三維垂直阻變存儲器的讀寫操作、計算過程的啟動和停止，以及計算結(jié)果的輸出。在寫入數(shù)據(jù)時，外圍電路需要精確控制施加的電壓和電流，確保數(shù)據(jù)能夠準確地存儲在存儲單元中。在計算過程中，外圍電路要根據(jù)計算任務(wù)的需求，合理調(diào)整電壓和電流的參數(shù)，以保證計算的準確性和效率。為了提高系統(tǒng)的性能和可靠性，還需要考慮數(shù)據(jù)的糾錯和容錯機制，以及與其他硬件組件的兼容性。3.3.2架構(gòu)優(yōu)勢分析基于三維垂直阻變存儲器的存算一體架構(gòu)在提高計算效率和降低功耗等方面具有顯著優(yōu)勢。在提高計算效率方面，傳統(tǒng)的馮?諾依曼架構(gòu)中，數(shù)據(jù)在存儲單元和計算單元之間頻繁傳輸，這一過程占用了大量的時間，成為計算效率提升的瓶頸。而基于三維垂直阻變存儲器的存算一體架構(gòu)，實現(xiàn)了數(shù)據(jù)在存儲單元中的原位計算，避免了數(shù)據(jù)的長距離傳輸。在深度學(xué)習(xí)中的矩陣乘法運算，傳統(tǒng)架構(gòu)需要將數(shù)據(jù)從存儲器讀取到計算單元，計算完成后再將結(jié)果存儲回存儲器，這個過程涉及多次數(shù)據(jù)傳輸，耗費大量時間。而在存算一體架構(gòu)中，矩陣乘法可以直接在三維垂直阻變存儲器陣列中完成，數(shù)據(jù)無需在不同單元之間傳輸，大大減少了計算時間，提高了計算效率。中國科學(xué)院微電子研究所設(shè)計實現(xiàn)的基于三維垂直結(jié)構(gòu)阻變存儲器的存算一體宏單元芯片，在進行乘累加操作時，展現(xiàn)出了較高的計算效率，為深度學(xué)習(xí)等應(yīng)用提供了有力支持。在降低功耗方面，數(shù)據(jù)傳輸過程中的能耗是傳統(tǒng)架構(gòu)功耗的主要來源之一。在存算一體架構(gòu)中，由于減少了數(shù)據(jù)傳輸，顯著降低了能耗。三維垂直阻變存儲器本身具有低功耗的特性，其基于氧化還原反應(yīng)的工作原理，無需像傳統(tǒng)存儲器那樣頻繁刷新，進一步降低了功耗。采用nA級操作電流的三維垂直阻變存儲器陣列，能夠有效降低系統(tǒng)功耗。通過優(yōu)化電路設(shè)計和材料選擇，減少了電流泄漏等不必要的能量消耗，使得整個存算一體系統(tǒng)在運行過程中保持較低的功耗水平。這種低功耗特性使得基于三維垂直阻變存儲器的存算一體架構(gòu)在移動設(shè)備、物聯(lián)網(wǎng)等對功耗要求嚴格的應(yīng)用場景中具有明顯的優(yōu)勢，能夠有效延長設(shè)備的續(xù)航時間，降低能源成本。四、三維垂直阻變存儲器存算一體關(guān)鍵技術(shù)4.1多值自選通與抗漂移技術(shù)4.1.1多值自選通（MLSS）技術(shù)多值自選通（Multi-levelself-selective,MLSS）技術(shù)是實現(xiàn)三維垂直阻變存儲器高密度計算的關(guān)鍵技術(shù)之一。在傳統(tǒng)的阻變存儲器陣列中，存在著嚴重的電流泄漏問題，這不僅會降低存儲單元的選擇性能，還會增加功耗，限制了存儲器的存儲密度和計算能力的提升。多值自選通技術(shù)通過獨特的結(jié)構(gòu)設(shè)計和工作機制，有效地解決了這一問題。多值自選通技術(shù)的核心在于其能夠根據(jù)存儲單元的不同電阻狀態(tài)，實現(xiàn)對存儲單元的精確選擇。在三維垂直阻變存儲器中，存儲單元的電阻狀態(tài)可以分為多個級別，每個級別對應(yīng)著不同的數(shù)據(jù)值。多值自選通技術(shù)利用這一特性，通過施加不同的電壓信號，使得只有處于特定電阻狀態(tài)的存儲單元能夠被選中進行讀寫操作，而其他存儲單元則處于高阻態(tài)，從而有效地抑制了電流泄漏。具體來說，多值自選通技術(shù)采用了一種分級選擇的機制。在進行讀寫操作時，首先通過施加一個較低的電壓信號，篩選出所有可能包含目標數(shù)據(jù)的存儲單元，這些存儲單元處于相對較低的電阻狀態(tài)。然后，再通過施加一個更高的電壓信號，進一步精確選擇出真正包含目標數(shù)據(jù)的存儲單元，而其他被初步篩選出但不包含目標數(shù)據(jù)的存儲單元則由于電阻狀態(tài)不符合要求而被排除在外，保持高阻態(tài)，不會有電流通過。這種分級選擇的方式，就像在一個大型圖書館中，先通過分類標簽篩選出可能包含所需書籍的書架區(qū)域，再在這個區(qū)域內(nèi)通過更精確的索引找到具體的書籍，大大提高了選擇的準確性和效率。通過這種方式，多值自選通技術(shù)能夠在保證數(shù)據(jù)讀寫準確性的同時，顯著提高存儲單元的選擇性能，減少不必要的電流泄漏，從而降低功耗。由于能夠更有效地利用存儲單元，多值自選通技術(shù)還為實現(xiàn)更高的存儲密度和計算密度提供了可能。在進行矩陣乘法等計算操作時，多值自選通技術(shù)可以使存儲單元更準確地對應(yīng)權(quán)重值，提高計算的精度和效率，為實現(xiàn)高密度計算奠定了基礎(chǔ)。4.1.2抗漂移多位模擬輸入權(quán)值乘（ADINWM）方案抗漂移多位模擬輸入權(quán)值乘（ADINWM）方案是解決三維垂直阻變存儲器在大規(guī)模神經(jīng)網(wǎng)絡(luò)應(yīng)用中電導(dǎo)漂移誤差累積問題的重要方案。在三維垂直阻變存儲器中，由于制造工藝的非理想性以及存儲單元在長時間使用過程中受到各種物理因素的影響，存儲單元的電導(dǎo)會發(fā)生漂移，即其電阻狀態(tài)會隨時間發(fā)生變化。這種電導(dǎo)漂移現(xiàn)象在多值大規(guī)模阻變存儲器陣列中，當(dāng)參與乘累加計算的阻變單元數(shù)量很大時，會導(dǎo)致誤差不斷累積，嚴重影響計算的準確性和可靠性。抗漂移多位模擬輸入權(quán)值乘方案的原理是通過對輸入數(shù)據(jù)和存儲單元的電導(dǎo)進行實時監(jiān)測和調(diào)整，來補償電導(dǎo)漂移帶來的誤差。該方案在進行乘累加計算時，首先對輸入數(shù)據(jù)進行預(yù)處理，將其轉(zhuǎn)換為與存儲單元電導(dǎo)變化相匹配的形式。利用高精度的傳感器對存儲單元的電導(dǎo)進行實時監(jiān)測，獲取電導(dǎo)漂移的信息。根據(jù)監(jiān)測到的電導(dǎo)漂移信息，通過專門設(shè)計的算法對輸入數(shù)據(jù)的權(quán)值進行動態(tài)調(diào)整。當(dāng)檢測到某個存儲單元的電導(dǎo)發(fā)生漂移時，算法會相應(yīng)地調(diào)整該存儲單元對應(yīng)的輸入數(shù)據(jù)的權(quán)值，使得在乘累加計算過程中，能夠抵消電導(dǎo)漂移帶來的誤差，從而保證計算結(jié)果的準確性。通過這種方式，抗漂移多位模擬輸入權(quán)值乘方案有效地解決了電導(dǎo)漂移誤差累積的問題，提高了三維垂直阻變存儲器在大規(guī)模神經(jīng)網(wǎng)絡(luò)應(yīng)用中的計算精度和可靠性。該方案還能夠適應(yīng)不同的應(yīng)用場景和計算任務(wù)，具有較強的靈活性和可擴展性。在實際應(yīng)用中，抗漂移多位模擬輸入權(quán)值乘方案與多值自選通技術(shù)相結(jié)合，進一步提升了三維垂直阻變存儲器存算一體系統(tǒng)的性能，為實現(xiàn)高效的人工智能計算提供了有力支持。4.2電流幅值離散整形電路4.2.1CADS電路原理電流幅值離散整形（CADS）電路是解決由于三維阻變存儲器陣列單元電導(dǎo)波動引起讀出電流失真問題的關(guān)鍵技術(shù)。在三維垂直阻變存儲器中，由于制造工藝的非理想性以及存儲單元在長時間使用過程中受到各種物理因素的影響，存儲單元的電導(dǎo)會發(fā)生波動，這會導(dǎo)致讀出電流出現(xiàn)失真現(xiàn)象，嚴重影響計算的準確性和可靠性。CADS電路的原理是通過增加讀出電流的感知容限（SM），來實現(xiàn)后續(xù)精確的模擬乘法計算。具體來說，CADS電路利用一系列的電路元件和邏輯設(shè)計，對讀出電流進行處理和整形。當(dāng)從三維阻變存儲器陣列中讀取電流時，由于單元電導(dǎo)的波動，讀出電流會存在一定的誤差和噪聲。CADS電路首先對這些電流進行采樣和放大，然后通過特殊的電路結(jié)構(gòu)，將電流幅值離散化為多個級別。這些級別之間的差異被精確控制，使得在后續(xù)的模擬乘法計算中，能夠容忍一定程度的電流波動，從而增加了讀出電流的感知容限。通過這種方式，CADS電路有效地解決了由于三維阻變存儲器陣列單元電導(dǎo)波動引起的讀出電流失真問題。它使得在進行模擬乘法計算時，能夠更加準確地處理電流信號，提高了計算的精度和可靠性。CADS電路還具有較好的兼容性和可擴展性，可以與其他電路模塊相結(jié)合，共同實現(xiàn)高效的存算一體功能。4.2.2應(yīng)用效果CADS電路在提高模擬乘法計算精度方面具有顯著的應(yīng)用效果。以中國科學(xué)院微電子研究所設(shè)計實現(xiàn)的基于三維垂直結(jié)構(gòu)阻變存儲器的存算一體宏單元芯片為例，該芯片采用了CADS電路，在實際應(yīng)用中展現(xiàn)出了良好的性能。在進行乘累加操作時，傳統(tǒng)的并行字線輸入原位乘累加方案下，由于三維阻變存儲器陣列單元電導(dǎo)波動，讀出電流失真嚴重，導(dǎo)致計算精度較低。而采用CADS電路后，通過增加讀出電流的感知容限，有效地緩解了電流交疊問題，提高了推理精度。在對CIFAR-10數(shù)據(jù)集進行推理時，采用CADS電路的存算一體芯片相比傳統(tǒng)方法，推理精度得到了顯著提高，能夠更準確地識別圖像中的物體類別。在三維腦核磁共振圖像的邊緣檢測應(yīng)用中，當(dāng)采用1bIN-2bW的計算精度時，基于CADS電路的存算一體芯片提供了更準確的大腦MRI邊緣檢測結(jié)果。這是因為CADS電路能夠有效地處理由于三維阻變存儲器陣列單元電導(dǎo)波動引起的讀出電流失真，使得在進行圖像邊緣檢測的計算過程中，能夠更準確地提取圖像的邊緣信息，提高了檢測的準確性和可靠性。CADS電路通過解決讀出電流失真問題，顯著提高了模擬乘法計算精度，為基于三維垂直阻變存儲器的存算一體系統(tǒng)在深度學(xué)習(xí)、圖像處理等領(lǐng)域的應(yīng)用提供了有力支持，具有重要的應(yīng)用價值和實際意義。4.3低功耗與低延時技術(shù)4.3.1nA級操作電流的應(yīng)用在基于三維垂直阻變存儲器的存算一體系統(tǒng)中，采用nA級操作電流是降低系統(tǒng)功耗的關(guān)鍵策略。傳統(tǒng)的存儲和計算系統(tǒng)在運行過程中，由于需要傳輸大量的數(shù)據(jù)和執(zhí)行復(fù)雜的操作，往往需要較大的電流來維持其正常運行，這導(dǎo)致了較高的功耗。而三維垂直阻變存儲器具有獨特的物理特性，使得其能夠在nA級操作電流下穩(wěn)定工作。三維垂直阻變存儲器的工作原理基于氧化還原反應(yīng)，通過控制金屬離子在氧化物層中的遷移來改變電阻狀態(tài)，從而實現(xiàn)數(shù)據(jù)的存儲和計算。在這個過程中，由于其內(nèi)部的物理機制，不需要大量的電流來驅(qū)動金屬離子的遷移。通過優(yōu)化材料和結(jié)構(gòu)設(shè)計，進一步降低了存儲器的電流需求，使其能夠在nA級操作電流下正常工作。這種低電流操作的特性使得三維垂直阻變存儲器在存算一體系統(tǒng)中具有顯著的功耗優(yōu)勢。在進行矩陣乘法等計算操作時，傳統(tǒng)的計算架構(gòu)需要大量的電流來驅(qū)動數(shù)據(jù)的傳輸和計算過程，而基于三維垂直阻變存儲器的存算一體系統(tǒng)，利用其nA級操作電流的特性，能夠在較低的功耗下完成相同的計算任務(wù)。由于減少了電流的需求，降低了電路中的電阻損耗和電容耦合損耗，進一步降低了系統(tǒng)的功耗。在移動設(shè)備、物聯(lián)網(wǎng)等對功耗要求嚴格的應(yīng)用場景中，采用nA級操作電流的三維垂直阻變存儲器存算一體系統(tǒng)能夠有效延長設(shè)備的續(xù)航時間，降低能源成本，提高系統(tǒng)的整體性能和可靠性。4.3.2模擬乘法器與模數(shù)轉(zhuǎn)換器的優(yōu)化模擬乘法器與模數(shù)轉(zhuǎn)換器的優(yōu)化是降低基于三維垂直阻變存儲器存算一體系統(tǒng)延時的重要手段。在存算一體系統(tǒng)中，模擬乘法器負責(zé)完成數(shù)據(jù)的乘法運算，而模數(shù)轉(zhuǎn)換器則將模擬信號轉(zhuǎn)換為數(shù)字信號，以便后續(xù)的數(shù)字處理。這兩個組件的性能直接影響著系統(tǒng)的延時和計算精度。傳統(tǒng)的模擬乘法器和模數(shù)轉(zhuǎn)換器在速度和精度方面存在一定的局限性，這會導(dǎo)致系統(tǒng)的延時增加。為了降低延時，需要對模擬乘法器和模數(shù)轉(zhuǎn)換器進行優(yōu)化。在模擬乘法器方面，可以采用具有柵預(yù)充電開關(guān)跟隨器（GPSF）的模擬乘法器。這種模擬乘法器通過優(yōu)化電路結(jié)構(gòu)，減少了信號傳輸過程中的延遲和噪聲干擾，提高了乘法運算的速度和精度。在進行矩陣乘法運算時，具有柵預(yù)充電開關(guān)跟隨器的模擬乘法器能夠更快地完成乘法操作，減少了計算時間，從而降低了系統(tǒng)的延時。在模數(shù)轉(zhuǎn)換器方面，引入直接小電流模數(shù)轉(zhuǎn)換器可以有效降低延時。直接小電流模數(shù)轉(zhuǎn)換器針對小電流信號進行了優(yōu)化設(shè)計，能夠快速、準確地將模擬信號轉(zhuǎn)換為數(shù)字信號。在基于三維垂直阻變存儲器的存算一體系統(tǒng)中，由于采用了nA級操作電流，信號強度相對較小，傳統(tǒng)的模數(shù)轉(zhuǎn)換器可能無法快速、準確地處理這些小電流信號，導(dǎo)致延時增加。而直接小電流模數(shù)轉(zhuǎn)換器能夠更好地適應(yīng)小電流信號，提高了轉(zhuǎn)換速度和精度，從而降低了系統(tǒng)的延時。通過對模擬乘法器和模數(shù)轉(zhuǎn)換器的優(yōu)化，顯著提高了基于三維垂直阻變存儲器存算一體系統(tǒng)的運算速度和信號轉(zhuǎn)換效率，降低了系統(tǒng)的延時。這使得系統(tǒng)能夠更快速地完成計算任務(wù)，提高了系統(tǒng)的響應(yīng)速度和整體性能，為實現(xiàn)高效的存算一體功能提供了有力支持。五、應(yīng)用案例分析5.1腦核磁共振圖像邊緣檢測5.1.1案例介紹本案例旨在利用基于三維垂直阻變存儲器的存算一體技術(shù)，實現(xiàn)對腦核磁共振（MRI）圖像的高效邊緣檢測。腦MRI圖像能夠提供大腦內(nèi)部結(jié)構(gòu)的詳細信息，對于腦部疾病的診斷和研究具有重要價值。準確地檢測出腦MRI圖像的邊緣，可以幫助醫(yī)生更清晰地識別大腦的組織結(jié)構(gòu)，輔助疾病的診斷和治療方案的制定。在醫(yī)學(xué)研究領(lǐng)域，邊緣檢測結(jié)果可以為大腦結(jié)構(gòu)的分析和建模提供基礎(chǔ)數(shù)據(jù)，有助于深入了解大腦的生理和病理機制。傳統(tǒng)的腦MRI圖像邊緣檢測方法，如基于梯度的算法（Sobel算子、Canny算子等）和基于區(qū)域的算法（分水嶺算法等），存在著計算效率低、對噪聲敏感等問題。這些方法在處理大規(guī)模的腦MRI圖像數(shù)據(jù)時，需要大量的計算資源和時間，且容易受到圖像噪聲的干擾，導(dǎo)致邊緣檢測結(jié)果不準確。在實際應(yīng)用中，由于患者數(shù)量的增加和圖像數(shù)據(jù)量的增大，對邊緣檢測的速度和準確性提出了更高的要求。隨著人工智能技術(shù)的發(fā)展，基于深度學(xué)習(xí)的邊緣檢測方法逐漸興起，如U-Net、SegNet等神經(jīng)網(wǎng)絡(luò)模型。這些方法在一定程度上提高了邊緣檢測的準確性，但仍然面臨著計算復(fù)雜度高、功耗大等挑戰(zhàn)。在移動醫(yī)療設(shè)備和遠程醫(yī)療場景中，由于設(shè)備的計算能力和能源供應(yīng)有限，傳統(tǒng)的深度學(xué)習(xí)方法難以滿足實時性和低功耗的要求?；谌S垂直阻變存儲器的存算一體技術(shù)為解決這些問題提供了新的思路。5.1.2技術(shù)實現(xiàn)在本案例中，基于三維垂直阻變存儲器的存算一體結(jié)構(gòu)采用了三維阻變存儲器與外圍運算電路堆疊的設(shè)計。這種設(shè)計充分利用了三維垂直阻變存儲器的高密度和低功耗特性，實現(xiàn)了計算與存儲的深度融合。三維垂直阻變存儲器作為存儲單元，用于存儲腦MRI圖像數(shù)據(jù)和神經(jīng)網(wǎng)絡(luò)模型的權(quán)重參數(shù)。其獨特的三維垂直結(jié)構(gòu)使得在有限的芯片面積內(nèi)能夠?qū)崿F(xiàn)高密度的存儲，減少了存儲單元的占用空間，提高了存儲效率。通過將多值自選通（MLSS）三維垂直阻變存儲器與抗漂移多位模擬輸入權(quán)值乘（ADINWM）方案相結(jié)合，實現(xiàn)了高密度計算。多值自選通技術(shù)能夠根據(jù)存儲單元的不同電阻狀態(tài)，精確選擇存儲單元進行讀寫操作，有效抑制了電流泄漏，提高了存儲單元的選擇性能；抗漂移多位模擬輸入權(quán)值乘方案則通過對輸入數(shù)據(jù)和存儲單元的電導(dǎo)進行實時監(jiān)測和調(diào)整，補償了電導(dǎo)漂移帶來的誤差，提高了計算的準確性和可靠性。外圍運算電路負責(zé)控制三維垂直阻變存儲器的讀寫操作、計算過程的啟動和停止，以及計算結(jié)果的輸出。在進行腦MRI圖像邊緣檢測時，首先將腦MRI圖像數(shù)據(jù)加載到三維垂直阻變存儲器中，然后通過外圍運算電路啟動計算過程。利用存算一體結(jié)構(gòu)，在存儲單元中直接進行神經(jīng)網(wǎng)絡(luò)的計算操作，實現(xiàn)對圖像邊緣的檢測。在進行卷積運算時，輸入數(shù)據(jù)通過施加不同的電壓信號加載到三維垂直阻變存儲器陣列中，存儲單元的電阻值對應(yīng)著權(quán)重值，通過巧妙設(shè)計電路，利用歐姆定律和基爾霍夫定律等電學(xué)原理，使電流在存儲單元中流動，直接在存儲單元中完成卷積運算，輸出計算結(jié)果。為了提高系統(tǒng)的性能和可靠性，還引入了電流幅值離散整形（CADS）電路。該電路通過增加讀出電流的感知容限，有效解決了由于三維阻變存儲器陣列單元電導(dǎo)波動引起的讀出電流失真問題，提高了模擬乘法計算的精度，從而進一步提高了邊緣檢測的準確性。5.1.3效果評估將基于三維垂直阻變存儲器的存算一體技術(shù)應(yīng)用于腦MRI圖像邊緣檢測，并與傳統(tǒng)方法進行對比，結(jié)果顯示出該技術(shù)在檢測精度和效率等方面具有顯著優(yōu)勢。在檢測精度方面，傳統(tǒng)的基于梯度的算法（如Sobel算子）在處理腦MRI圖像時，容易受到噪聲的干擾，導(dǎo)致邊緣檢測結(jié)果出現(xiàn)較多的誤檢和漏檢?；趨^(qū)域的算法（如分水嶺算法）雖然對噪聲有一定的抑制作用，但在復(fù)雜的大腦組織結(jié)構(gòu)中，容易出現(xiàn)過分割的情況，使得邊緣檢測結(jié)果不準確。而基于三維垂直阻變存儲器的存算一體技術(shù)，通過采用抗漂移多位模擬輸入權(quán)值乘方案和電流幅值離散整形電路，有效提高了計算的準確性和穩(wěn)定性。在對大量腦MRI圖像進行邊緣檢測時，該技術(shù)能夠更準確地提取圖像的邊緣信息，減少誤檢和漏檢的情況，提高了邊緣檢測的精度。與傳統(tǒng)的基于梯度的算法相比，基于三維垂直阻變存儲器的存算一體技術(shù)在檢測精度上提高了15%-20%，與基于區(qū)域的算法相比，精度提高了10%-15%。在檢測效率方面，傳統(tǒng)的邊緣檢測方法需要將圖像數(shù)據(jù)從存儲器傳輸?shù)接嬎銌卧M行處理，數(shù)據(jù)傳輸過程占用了大量的時間。而基于三維垂直阻變存儲器的存算一體技術(shù)實現(xiàn)了數(shù)據(jù)在存儲單元中的原位計算，避免了數(shù)據(jù)的長距離傳輸，大大減少了計算時間。在處理一幅大小為512×512的腦MRI圖像時，傳統(tǒng)方法的處理時間通常需要幾十秒甚至幾分鐘，而基于三維垂直阻變存儲器的存算一體技術(shù)的處理時間僅需幾秒鐘，檢測效率提高了數(shù)倍甚至數(shù)十倍。該技術(shù)還具有低功耗的特性，在處理圖像時消耗的能量較少，適合在移動醫(yī)療設(shè)備和遠程醫(yī)療場景中應(yīng)用。5.2機器學(xué)習(xí)算法加速5.2.1案例介紹在機器學(xué)習(xí)領(lǐng)域，基于三維垂直阻變存儲器的存算一體技術(shù)已在多個實際應(yīng)用中展現(xiàn)出獨特優(yōu)勢。以圖像識別任務(wù)為例，研究人員利用基于三維垂直阻變存儲器的存算一體芯片，對大量的圖像數(shù)據(jù)集進行處理。在傳統(tǒng)的計算架構(gòu)下，圖像數(shù)據(jù)需要從存儲器傳輸?shù)接嬎銌卧M行特征提取和分類等操作，數(shù)據(jù)傳輸過程占用了大量的時間和能耗。而存算一體技術(shù)將圖像數(shù)據(jù)直接存儲在三維垂直阻變存儲器中，并在存儲單元內(nèi)進行計算。在對CIFAR-10數(shù)據(jù)集進行圖像分類時，傳統(tǒng)方法需要將數(shù)據(jù)從內(nèi)存讀取到CPU或GPU進行處理，數(shù)據(jù)傳輸延遲和計算資源的競爭導(dǎo)致處理速度較慢。而基于三維垂直阻變存儲器的存算一體芯片，能夠在存儲單元中直接完成卷積運算和全連接層的計算，大大減少了數(shù)據(jù)傳輸?shù)拈_銷，提高了圖像分類的速度和效率。在自然語言處理領(lǐng)域，存算一體技術(shù)也得到了應(yīng)用。在文本情感分析任務(wù)中，需要對大量的文本數(shù)據(jù)進行詞向量提取、特征計算和分類等操作?；谌S垂直阻變存儲器的存算一體系統(tǒng)，能夠?qū)⑽谋緮?shù)據(jù)以向量的形式存儲在存儲器中，并通過存算一體的方式進行快速處理。通過將文本數(shù)據(jù)編碼后存儲在三維垂直阻變存儲器中，利用存算一體架構(gòu)實現(xiàn)對文本數(shù)據(jù)的快速分析，能夠更準確地判斷文本的情感傾向，且處理速度相比傳統(tǒng)方法有顯著提升。5.2.2技術(shù)實現(xiàn)利用三維垂直阻變存儲器加速機器學(xué)習(xí)算法，主要通過其獨特的存儲和計算特性來實現(xiàn)。在機器學(xué)習(xí)算法中，矩陣乘法是一種常見且計算量較大的操作。三維垂直阻變存儲器利用其存儲單元的電阻特性，將數(shù)據(jù)以電阻值的形式存儲在存儲單元中。在進行矩陣乘法運算時，通過施加不同的電壓信號，使電流在存儲單元中流動，利用歐姆定律和基爾霍夫定律等電學(xué)原理，直接在存儲單元中完成矩陣乘法運算。以卷積神經(jīng)網(wǎng)絡(luò)（CNN）為例，在卷積層中，需要對輸入的圖像數(shù)據(jù)和卷積核進行卷積運算。基于三維垂直阻變存儲器的存算一體架構(gòu)，將卷積核的權(quán)重參數(shù)存儲在三維垂直阻變存儲器的存儲單元中，輸入的圖像數(shù)據(jù)通過電壓信號加載到存儲單元中。通過控制電壓和電流，使存儲單元中的電阻值與輸入數(shù)據(jù)進行乘法運算，并通過電流的累加實現(xiàn)卷積運算的結(jié)果輸出。這種方式避免了傳統(tǒng)計算架構(gòu)中數(shù)據(jù)在存儲單元和計算單元之間的傳輸，大大提高了卷積運算的速度和效率。為了實現(xiàn)更復(fù)雜的機器學(xué)習(xí)算法，還需要設(shè)計專門的外圍電路和算法。外圍電路負責(zé)控制三維垂直阻變存儲器的讀寫操作、計算過程的啟動和停止，以及計算結(jié)果的輸出。在訓(xùn)練過程中，需要根據(jù)算法的需求，對外圍電路進行精確控制，以實現(xiàn)對存儲單元中權(quán)重參數(shù)的更新和調(diào)整。還需要結(jié)合優(yōu)化的算法，如隨機梯度下降算法等，來提高機器學(xué)習(xí)算法的收斂速度和準確性。5.2.3效果評估將基于三維垂直阻變存儲器的存算一體技術(shù)應(yīng)用于機器學(xué)習(xí)算法，在提高算法效率和降低能耗等方面取得了顯著效果。在算法效率方面，與傳統(tǒng)的計算架構(gòu)相比，存算一體技術(shù)能夠顯著減少機器學(xué)習(xí)算法的運行時間。在訓(xùn)練深度神經(jīng)網(wǎng)絡(luò)時，傳統(tǒng)的CPU-GPU計算架構(gòu)需要花費數(shù)小時甚至數(shù)天的時間來完成訓(xùn)練任務(wù)，而基于三維垂直阻變存儲器的存算一體系統(tǒng)，由于減少了數(shù)據(jù)傳輸?shù)难舆t和計算資源的競爭，能夠?qū)⒂?xùn)練時間縮短至數(shù)小時以內(nèi)。在對大規(guī)模圖像數(shù)據(jù)集進行訓(xùn)練時，存算一體系統(tǒng)的訓(xùn)練速度相比傳統(tǒng)架構(gòu)提高了3-5倍，大大加快了模型的訓(xùn)練進程，提高了研究和開發(fā)的效率。在能耗方面，存算一體技術(shù)的優(yōu)勢也十分明顯。傳統(tǒng)的計算架構(gòu)在數(shù)據(jù)傳輸和計算過程中需要消耗大量的能量，而基于三維垂直阻變存儲器的存算一體系統(tǒng)，由于實現(xiàn)了數(shù)據(jù)在存儲單元中的原位計算，減少了數(shù)據(jù)傳輸?shù)哪芎?。采用nA級操作電流的三維垂直阻變存儲器陣列，進一步降低了系統(tǒng)的功耗。在運行機器學(xué)習(xí)算法時，存算一體系統(tǒng)的能耗相比傳統(tǒng)架構(gòu)降低了50%-70%，在移動設(shè)備、物聯(lián)網(wǎng)等對功耗要求嚴格的應(yīng)用場景中具有重要的應(yīng)用價值，能夠有效延長設(shè)備的續(xù)航時間，降低能源成本。5.3集成電路芯片設(shè)計5.3.1案例介紹中國科學(xué)院微電子研究所的研究團隊在集成電路芯片設(shè)計中采用存算一體技術(shù)，成功研發(fā)了基于三維垂直阻變存儲器的存算一體宏單元芯片。該芯片的設(shè)計旨在解決阻變存儲器應(yīng)用于大規(guī)模神經(jīng)網(wǎng)絡(luò)時面臨的多個挑戰(zhàn)，如卷積神經(jīng)網(wǎng)絡(luò)權(quán)值數(shù)量不斷增加導(dǎo)致的阻變存儲器面積開銷增大、多值大規(guī)模阻變存儲器陣列中阻變單元電導(dǎo)漂移引起的誤差累積更嚴重，以及三維阻變存儲器陣列制造工藝難度大導(dǎo)致的阻變單元與電路協(xié)同設(shè)計困難等問題。為了實現(xiàn)這一目標，研究團隊采用了三維阻變存儲器與外圍運算電路堆疊結(jié)構(gòu)，這種結(jié)構(gòu)能夠?qū)崿F(xiàn)1bIN-2bW、4bIN-5bW和8bIN-9bW的乘累加計算精度的基于三維垂直阻變存儲器陣列的存算一體功能。將多值自選通（Multi-levelself-selective,MLSS）三維垂直阻變存儲器與抗漂移多位模擬輸入權(quán)值乘（ADINWM）方案相結(jié)合，實現(xiàn)了高密度計算。在抗漂移多位模擬輸入權(quán)值乘方案基礎(chǔ)上，提出了電流幅值離散整形（CADS）電路用于增加讀出電流的感知容限（SM），以實現(xiàn)后續(xù)精確的模擬乘法計算，解決了由于三維阻變存儲器陣列單元電導(dǎo)波動引起的讀出電流失真問題。5.3.2技術(shù)實現(xiàn)在該芯片設(shè)計中，三維垂直阻變存儲器作為核心組件，利用其獨特的結(jié)構(gòu)和性能優(yōu)勢實現(xiàn)數(shù)據(jù)存儲和計算功能。三維垂直阻變存儲器采用金屬/絕緣體/金屬（MIM）結(jié)構(gòu)，通過控制氧化還原反應(yīng)在氧化物層中形成和破壞導(dǎo)電通道，實現(xiàn)電阻狀態(tài)的可編程，從而存儲數(shù)據(jù)。其三維垂直結(jié)構(gòu)允許在有限的芯片面積內(nèi)實現(xiàn)高密度的存儲單元布局，為存算一體提供了充足的存儲空間。多值自選通（MLSS）技術(shù)通過獨特的結(jié)構(gòu)設(shè)計和工作機制，根據(jù)存儲單元的不同電阻狀態(tài)，實現(xiàn)對存儲單元的精確選擇，有效抑制了電流泄漏，提高了存儲單元的選擇性能，為實現(xiàn)更高的存儲密度和計算密度提供了可能。抗漂移多位模擬輸入權(quán)值乘（ADINWM）方案通過對輸入數(shù)據(jù)和存儲單元的電導(dǎo)進行實時監(jiān)測和調(diào)整，補償了電導(dǎo)漂移帶來的誤差，提高了計算的準確性和可靠性。電流幅值離散整形（CADS）電路利用一系列的電路元件和邏輯設(shè)計，對讀出電流進行采樣、放大和離散化處理，增加了讀出電流的感知容限，有效解決了由于三維阻變存儲器陣列單元電導(dǎo)波動引起的讀出電流失真問題，提高了模擬乘法計算的精度。外圍運算電路負責(zé)控制三維垂直阻變存儲器的讀寫操作、計算過程的啟動和停止，以及計算結(jié)果的輸出。通過精確控制外圍電路，實現(xiàn)了對存儲單元中數(shù)據(jù)的高效處理和計算，確保了存算一體功能的順利實現(xiàn)。5.3.3效果評估該技術(shù)在芯片性能提升和成本降低方面取得了顯著效果。在性能提升方面，當(dāng)輸入、權(quán)重和輸出數(shù)據(jù)分別為8位、9位和22位時，該芯片的位密度達到了58.2bit/μm2，展示了其在實現(xiàn)高密度計算方面的優(yōu)勢。在不同精度配置下，該芯片取得了較高的能效，在1bIN-2bW、4bIN-5bW和8bIN-9bW精度配置下分別取得了62.11TOPS/W、29.94TOPS/W和8.32TOPS/W的能效，有效提高了芯片的計算效率和能源利用率。與傳統(tǒng)方法相比，該芯片在實際應(yīng)用中表現(xiàn)出更出色的性能。在三維腦核磁共振圖像的邊緣檢測應(yīng)用中，當(dāng)采用1bIN-2bW的計算精度時，基于該芯片的存算一體系統(tǒng)提供了更準確的大腦MRI邊緣檢測結(jié)果，與傳統(tǒng)方法相比，能夠更清晰地識別大腦的組織結(jié)構(gòu)，輔助疾病的診斷和治療方案的制定。在對CIFAR-10數(shù)據(jù)集進行推理時，該芯片也展現(xiàn)出更高的推理精度，能夠更準確地識別圖像中的物體類別，為圖像識別等應(yīng)用提供了有力支持。在成本降低方面，三維垂直阻變存儲器的三維垂直結(jié)構(gòu)在實現(xiàn)高密度存儲的同時，相對簡單的結(jié)構(gòu)和與CMOS工藝的兼容性，為降低制造成本提供了可能。隨著技術(shù)的發(fā)展和工藝的成熟，有望通過大規(guī)模生產(chǎn)進一步降低成本。該芯片減少了數(shù)據(jù)傳輸?shù)男枨?，降低了對外部存儲設(shè)備和高速數(shù)據(jù)傳輸接口的依賴，間接降低了系統(tǒng)成本。六、挑戰(zhàn)與展望6.1面臨的挑戰(zhàn)6.1.1技術(shù)層面挑戰(zhàn)盡管三維垂直阻變存儲器在存算一體領(lǐng)域展現(xiàn)出巨大潛力，但在技術(shù)層面仍面臨諸多挑戰(zhàn)。在提高VRRAM可靠性和穩(wěn)定性方面，由于其工作依賴于氧化物層中金屬離子的遷移，長時間使用后，金屬離子的遷移可能會導(dǎo)致電阻狀態(tài)的漂移，影響數(shù)據(jù)存儲的準確性和可靠性。在制造過程中，工藝的微小差異也可能導(dǎo)致不同存儲單元之間的性能不一致，進一步降低了整體的可靠性。在大規(guī)模應(yīng)用中，如何確保每個存儲單元在長時間內(nèi)都能穩(wěn)定地保持其電阻狀態(tài)，是亟待解決的問題。優(yōu)化存算一體化架構(gòu)的設(shè)計也是一大挑戰(zhàn)。目前的存算一體架構(gòu)在計算精度、計算速度和能耗之間難以實現(xiàn)完美平衡。在追求更高的計算精度時，可能會增加計算的復(fù)雜度，導(dǎo)致計算速度下降和能耗增加；而在降低能耗的過程中，又可能會犧牲一定的計算精度和速度。如何設(shè)計出一種能夠在不同應(yīng)用場景下靈活調(diào)整計算精度、速度和能耗的架構(gòu)，以滿足多樣化的需求，是當(dāng)前研究的重點之一。此外，三維垂直阻變存儲器與外圍電路的協(xié)同設(shè)計也存在困難。由于三維垂直阻變存儲器的物理特性與傳統(tǒng)存儲器不同，其與外圍電路的接口和通信方式需要重新設(shè)計和優(yōu)化。如何實現(xiàn)兩者之間的高效協(xié)同工作，確保數(shù)據(jù)的快速傳輸和準確處理，也是需要解決的技術(shù)難題。6.1.2產(chǎn)業(yè)生態(tài)挑戰(zhàn)產(chǎn)業(yè)生態(tài)的發(fā)展對于基于三維垂直阻變存儲器的存算一體技術(shù)的推廣和應(yīng)用至關(guān)重要，但目前在這方面也面臨著一些挑戰(zhàn)。芯片廠商在推動存算一體技術(shù)的過程中，需要投入大量的研發(fā)資源和資金。從技術(shù)研發(fā)到產(chǎn)品量產(chǎn)，需要經(jīng)過多個環(huán)節(jié)，包括材料研發(fā)、芯片設(shè)計、制造工藝優(yōu)化等，每個環(huán)節(jié)都需要高昂的成本。而且，由于存算一體技術(shù)尚處于發(fā)展階段，市場前景存在一定的不確定性，這使得一些芯片廠商在投入上存在顧慮。軟件工具廠商與硬件的適配也是一個問題?，F(xiàn)有的軟件工具大多是基于傳統(tǒng)計算架構(gòu)開發(fā)的，對于存算一體架構(gòu)的支持不足。要充分發(fā)揮存算一體技術(shù)的優(yōu)勢，需要開發(fā)專門的軟件工具和算法，實現(xiàn)硬件與軟件的深度融合。這需要軟件工具廠商與硬件廠商密切合作，但目前雙方之間的溝通和協(xié)作還不夠順暢，導(dǎo)致軟件與硬件的適配進展緩慢。標準規(guī)范的缺失也是產(chǎn)業(yè)生態(tài)發(fā)展面臨的挑戰(zhàn)之一。由于存算一體技術(shù)是一個新興領(lǐng)域，目前還沒有統(tǒng)一的標準規(guī)范，這使得不同廠商的產(chǎn)品在兼容性和互操作性方面存在問題。在構(gòu)建大規(guī)模的存算一體系統(tǒng)時，不同廠商的芯片和模塊之間難以實現(xiàn)無縫對接，限制了技術(shù)的推廣和應(yīng)用。建立統(tǒng)一的標準規(guī)范，促進產(chǎn)業(yè)的標準化和規(guī)范化發(fā)展，是當(dāng)前產(chǎn)業(yè)生態(tài)建設(shè)的重要任務(wù)。6.2未來發(fā)展趨勢6.2.1技術(shù)發(fā)展方向在未來，基于三維垂直阻變存儲器的存算一體技術(shù)將在架構(gòu)優(yōu)化、材料改進等方面取得顯著進展。在架構(gòu)優(yōu)化方面，未來的研究將致力于設(shè)計更加高效、靈活的存算一體架構(gòu)。這可能包括進一步優(yōu)化存儲單元和計算單元的連接方式，實現(xiàn)更快速的數(shù)據(jù)傳輸和計算操作。通過采用先進的電路設(shè)計和算法，提高架構(gòu)的并行處理能力，使其能夠同時處理更多的數(shù)據(jù)和計算任務(wù)。未來的架構(gòu)可能會更加注重對不同應(yīng)用場景的適應(yīng)性，能夠根據(jù)應(yīng)用的需求動態(tài)調(diào)整計算資源和存儲資源的分配，以實現(xiàn)最佳的性能和能效。針對深度學(xué)習(xí)中的卷積神經(jīng)網(wǎng)絡(luò)（CNN）和循環(huán)神經(jīng)網(wǎng)絡(luò)（RNN）等不同算法，設(shè)計專門的架構(gòu)模塊，提高算法的運行效率。材料改進也是技術(shù)發(fā)展的重要方向。研究人員將不斷探索和開發(fā)具有更優(yōu)異性能的新型阻變材料，以提高存儲器的性能和可靠性。這些新型材料可能具有更低的電阻漂移、更高的耐久性和更好的穩(wěn)定性，從而減少數(shù)據(jù)存儲和計算過程中的誤差，提高系統(tǒng)的可靠性和穩(wěn)定性。通過改進材料的制備工藝，降低材料的成本，提高材料的一致性和可重復(fù)性，為大規(guī)模生產(chǎn)提供支持。開發(fā)基于有機材料的阻變存儲器，有機材料具有成本低、可溶液加工等優(yōu)點，有望降低制造成本，提高生產(chǎn)效率。與其他技術(shù)的融合也是未來的發(fā)展趨勢之一?；谌S垂直阻變存儲器的存算一體技術(shù)可能會與人工智能、大數(shù)據(jù)、物聯(lián)網(wǎng)等技術(shù)深度融合，為這些領(lǐng)域的發(fā)展提供更強大的支持。在人工智能領(lǐng)域，通過與深度學(xué)習(xí)算法的結(jié)合，進一步提高神經(jīng)網(wǎng)絡(luò)的訓(xùn)練和推理效率，推動人工智能技術(shù)的發(fā)展和應(yīng)用。在物聯(lián)網(wǎng)領(lǐng)域，將存算一體技