《中規(guī)模集成電路》課件

中規(guī)模集成電路歡迎學(xué)習(xí)中規(guī)模集成電路課程。本課程將深入探討集成電路的發(fā)展、設(shè)計(jì)、應(yīng)用及未來(lái)趨勢(shì)。讓我們一起揭開(kāi)集成電路的神秘面紗。by集成電路發(fā)展歷程11958年杰克·基爾比發(fā)明第一個(gè)集成電路21960年代小規(guī)模集成電路（SSI）出現(xiàn)31970年代中規(guī)模集成電路（MSI）興起41980年代至今大規(guī)模（LSI）和超大規(guī)模（VLSI）集成電路發(fā)展集成電路的分類(lèi)按集成度分類(lèi)小規(guī)模集成電路（SSI）中規(guī)模集成電路（MSI）大規(guī)模集成電路（LSI）超大規(guī)模集成電路（VLSI）按功能分類(lèi)數(shù)字集成電路模擬集成電路數(shù)模混合集成電路中規(guī)模集成電路的特點(diǎn)集成度適中通常包含10-100個(gè)邏輯門(mén)或功能單元功能多樣化可實(shí)現(xiàn)復(fù)雜的邏輯功能和數(shù)據(jù)處理性能穩(wěn)定具有良好的可靠性和一致性成本效益高相比小規(guī)模集成電路，單位功能成本更低中規(guī)模集成電路的主要器件晶體管開(kāi)關(guān)和放大信號(hào)的基本單元電阻控制電流和分壓的元件電容儲(chǔ)存電荷和濾波的元件二極管單向?qū)щ姾驼鞯脑幸?guī)模集成電路的設(shè)計(jì)流程需求分析明確電路功能和性能要求邏輯設(shè)計(jì)繪制邏輯圖和電路原理圖電路仿真使用EDA工具進(jìn)行功能驗(yàn)證版圖設(shè)計(jì)規(guī)劃芯片物理布局和連線制造和測(cè)試芯片生產(chǎn)和功能測(cè)試邏輯門(mén)電路概述與門(mén)實(shí)現(xiàn)邏輯"與"運(yùn)算，僅當(dāng)所有輸入為高電平時(shí)輸出高電平或門(mén)實(shí)現(xiàn)邏輯"或"運(yùn)算，當(dāng)任一輸入為高電平時(shí)輸出高電平非門(mén)實(shí)現(xiàn)邏輯"非"運(yùn)算，輸入低電平時(shí)輸出高電平，反之亦然異或門(mén)當(dāng)兩個(gè)輸入不同時(shí)輸出高電平，相同時(shí)輸出低電平小型TTL邏輯門(mén)電路TTL的特點(diǎn)高速度中等功耗良好的抗干擾能力TTL的應(yīng)用數(shù)字計(jì)算機(jī)通信設(shè)備測(cè)量?jī)x器場(chǎng)效應(yīng)晶體管邏輯電路低功耗靜態(tài)功耗極低，適合便攜設(shè)備高集成度可實(shí)現(xiàn)更高的集成密度良好的抗噪聲能力較大的噪聲容限，提高電路可靠性簡(jiǎn)單的制造工藝有利于降低生產(chǎn)成本柵極觸發(fā)器電路時(shí)鐘控制在時(shí)鐘信號(hào)的控制下改變狀態(tài)狀態(tài)存儲(chǔ)能夠保持一位二進(jìn)制數(shù)據(jù)電路構(gòu)成由與非門(mén)或或非門(mén)組成加法器電路設(shè)計(jì)1全加器一位二進(jìn)制加法的基本單元2半加器不考慮進(jìn)位的簡(jiǎn)單加法器3邏輯門(mén)構(gòu)成加法器的基本元件解碼器和編碼器電路解碼器將n位二進(jìn)制輸入轉(zhuǎn)換為2^n個(gè)互斥輸出編碼器將2^n個(gè)互斥輸入轉(zhuǎn)換為n位二進(jìn)制輸出多路選擇器和多路開(kāi)關(guān)電路多路選擇器從多個(gè)輸入中選擇一個(gè)輸出到單一輸出線多路開(kāi)關(guān)將單一輸入連接到多個(gè)輸出中的一個(gè)應(yīng)用數(shù)據(jù)選擇、信號(hào)路由、并串轉(zhuǎn)換存儲(chǔ)器電路概述隨機(jī)存取存儲(chǔ)器(RAM)可讀寫(xiě)，掉電丟失數(shù)據(jù)只讀存儲(chǔ)器(ROM)只讀，數(shù)據(jù)永久保存閃存電可擦除可編程只讀存儲(chǔ)器靜態(tài)隨機(jī)存儲(chǔ)器電路高速訪問(wèn)讀寫(xiě)速度快，無(wú)需刷新低功耗靜態(tài)工作，功耗較低結(jié)構(gòu)簡(jiǎn)單通常由六個(gè)晶體管組成一個(gè)存儲(chǔ)單元應(yīng)用廣泛常用于CPU緩存和寄存器文件動(dòng)態(tài)隨機(jī)存儲(chǔ)器電路特點(diǎn)高集成度低成本需要定期刷新應(yīng)用計(jì)算機(jī)主存圖形存儲(chǔ)器大容量數(shù)據(jù)緩存只讀存儲(chǔ)器電路1掩模ROM出廠時(shí)編程，不可更改2PROM一次性可編程ROM3EPROM可用紫外線擦除重編程4EEPROM電可擦除可編程ROM可編程邏輯器件電路PAL可編程陣列邏輯，具有固定的或陣列和可編程與陣列GAL通用陣列邏輯，PAL的改進(jìn)版，可重復(fù)編程CPLD復(fù)雜可編程邏輯器件，集成多個(gè)PAL塊FPGA現(xiàn)場(chǎng)可編程門(mén)陣列，提供最大的靈活性模數(shù)轉(zhuǎn)換電路采樣對(duì)連續(xù)模擬信號(hào)進(jìn)行周期性采樣量化將采樣值轉(zhuǎn)換為離散量化級(jí)別編碼將量化值轉(zhuǎn)換為二進(jìn)制數(shù)字碼數(shù)模轉(zhuǎn)換電路1接收數(shù)字輸入從數(shù)字系統(tǒng)接收二進(jìn)制數(shù)據(jù)2解碼將二進(jìn)制數(shù)據(jù)轉(zhuǎn)換為對(duì)應(yīng)的電壓或電流級(jí)別3輸出模擬信號(hào)生成與數(shù)字輸入成比例的模擬輸出信號(hào)4濾波平滑輸出信號(hào)，去除高頻噪聲放大器電路基礎(chǔ)增益輸出信號(hào)與輸入信號(hào)的比值帶寬可以有效放大的頻率范圍噪聲影響信號(hào)質(zhì)量的隨機(jī)波動(dòng)線性度輸出與輸入的線性關(guān)系程度運(yùn)算放大器電路應(yīng)用電源管理電路線性穩(wěn)壓器簡(jiǎn)單可靠低噪聲效率較低開(kāi)關(guān)穩(wěn)壓器高效率可升壓降壓噪聲較大中規(guī)模集成電路的制造工藝1晶圓制備生產(chǎn)高純度硅晶圓2光刻將電路圖形轉(zhuǎn)移到晶圓上3摻雜在硅中引入雜質(zhì)形成N型和P型區(qū)域4金屬化沉積金屬層形成導(dǎo)線5封裝測(cè)試切割、封裝并測(cè)試individual芯片中規(guī)模集成電路的封裝技術(shù)DIP封裝雙列直插式封裝，適用于插孔安裝SMD封裝表面貼裝封裝，適用于高密度PCBBGA封裝球柵陣列封裝，提供更多I/O引腳中規(guī)模集成電路的可靠性溫度循環(huán)測(cè)試檢測(cè)芯片在溫度變化下的性能穩(wěn)定性靜電放電測(cè)試評(píng)估芯片抵抗靜電損壞的能力濕度測(cè)試檢查芯片在高濕環(huán)境下的耐受性老化測(cè)試模擬長(zhǎng)期使用，預(yù)測(cè)芯片壽命中規(guī)模集成電路的應(yīng)用案例計(jì)算器使用MSI芯片實(shí)現(xiàn)算術(shù)邏輯單元交通信號(hào)燈利用計(jì)數(shù)器和解碼器控制燈光序列數(shù)字時(shí)鐘結(jié)合計(jì)數(shù)器和顯示驅(qū)動(dòng)器實(shí)現(xiàn)時(shí)間顯示中規(guī)模集成電路的發(fā)展趨勢(shì)更高集成度向大規(guī)模和超大規(guī)模集成方向發(fā)展低功耗設(shè)計(jì)滿(mǎn)足便攜設(shè)備和物聯(lián)網(wǎng)需求多功能化單芯片集成更多功能模塊智能化融入人工智能和機(jī)器學(xué)習(xí)能力中規(guī)模集成電路課程總結(jié)1基礎(chǔ)知識(shí)了解集成電路發(fā)展歷程和分類(lèi)2電路設(shè)計(jì)掌握各類(lèi)功能電路的設(shè)計(jì)方法3制造工藝?yán)?/p>