認(rèn)識存儲器教學(xué)案例

第4章內(nèi)部存儲器——目錄4.1存儲系統(tǒng)概述4.2內(nèi)部存儲器的作用及其分類

內(nèi)存的作用、內(nèi)存的分類 內(nèi)存的主要技術(shù)指標(biāo)4.3半導(dǎo)體存儲器的組成及工作原理 隨機存儲器RAM、只讀存儲器ROM、內(nèi)部存儲器的組成4.4RAM的基本工作方式4.5內(nèi)存模組與基本結(jié)構(gòu) 邏輯Bank與芯片容量表示方法 內(nèi)存條（模組）的結(jié)構(gòu)及工作原理4.6主流內(nèi)存條介紹

FPMDRAM、EDODRAM、SDRAM、DDRSDRAM、DDR2SDRAM、Rambus

幾種常見內(nèi)存帶寬比較 內(nèi)存接口類型4.7內(nèi)存相關(guān)技術(shù)

內(nèi)存雙通道內(nèi)存技術(shù) 內(nèi)存參數(shù)的及優(yōu)化化 內(nèi)存技術(shù)規(guī)范及標(biāo)注格式4.1存儲系統(tǒng)概述——存儲體系存儲系統(tǒng)——是計算機的重要組成部分,用來存儲計算機工作需要的信息（程序和數(shù)據(jù)）的部件，構(gòu)成計算機的信息記憶功能。

存儲器可分為兩大類：

內(nèi)部存儲器和外部存儲器。內(nèi)部存儲器↑外部存儲器↓微機存儲系統(tǒng)的層次結(jié)構(gòu)4.2內(nèi)部存儲器的作用及分類——作用內(nèi)存儲器均為半導(dǎo)體存儲器；

外存儲器有磁性存儲器、光存儲器和半導(dǎo)體存儲器三種。內(nèi)存的作用：

運行程序；

暫存常用的程序、數(shù)據(jù)；

與外存儲器、外設(shè)交換數(shù)據(jù)的緩沖存儲。中央處理器接口總線內(nèi)存儲器外存儲器4.2內(nèi)部存儲器的作用及分類——內(nèi)存的主要技術(shù)指標(biāo)存儲容量：存儲器可以容納的二進制信息量稱為存儲容量。以字節(jié)(B:Byte)為單位。

1KB=210=1024B

1MB=220=1024KB=1,048,576B

1GB=230=1024MB=1,048,576KB=1,073,741,824B速度：讀取時間=存儲器從接收讀出命令到被讀出信息穩(wěn)定在MDR(MemoryDataRegister)的輸出端為止的時間，一般單位為ns(10-9秒)。

DRAM芯片：一般為幾十ns。目前由DRAM芯片構(gòu)成的內(nèi)存條(模塊)：突發(fā)傳送模式下讀寫速度可以達(dá)到2ns。如DDR400連續(xù)讀取的極限速度為2.5ns。

SRAM芯片：幾個~十幾ns。帶寬：(存儲器位數(shù)/8)X讀取速度峰值，單位為MB/s。4.2內(nèi)部存儲器的作用及分類——內(nèi)存的主要技術(shù)指標(biāo)錯誤校驗：內(nèi)存在讀寫過程中檢測和糾正錯誤的能力，常用的錯誤校驗方式有Parity、ECC。奇偶校驗(Parity)：每個字節(jié)增加一位，共9位，增加的一位用于奇校驗或偶校驗。只有檢錯能力。ECC(ErrorCheckingandCorrecting)：一般每64位增加8位。由于差錯控制。ECC的功能不但使內(nèi)存具有數(shù)據(jù)檢錯能力，而且具備了數(shù)據(jù)糾錯功能，ECC可以糾正存儲器訪問的絕大多數(shù)錯誤。關(guān)于SPD(SerialPresenceDetect)：用1個小容量EEPROM芯片，記錄內(nèi)存的速度、容量、電壓與行、列地址帶寬等參數(shù)信息。當(dāng)開機時PC的BIOS將自動讀取SPD中記錄的信息，以完成正確的硬件參數(shù)設(shè)置(如外頻、讀取時間、及各種延時)。SPD芯片4.3半導(dǎo)體存儲器的組成及工作原理——SRAMSRAM工作原理

SRAM基本存儲電路單元：雙穩(wěn)態(tài)觸發(fā)器，8個雙穩(wěn)態(tài)觸發(fā)器集成為一個字節(jié)的存儲單元(寄存器)，多個存儲單元集成為存儲器芯片，多片存儲器芯片組成存儲器模塊。CPDQD0Q0DQD1Q1DQD2Q2DQD3Q3DQD4Q4DQD5Q5DQD6Q6DQD7Q7D0~D78位R/W讀/寫E使能8位8位8位8位R/WD0~D7E0E1E2E34.3半導(dǎo)體存儲器的組成及工作原理——SRAMSRAM芯片：內(nèi)部由存儲矩陣、地址譯碼器、存儲控制邏輯和I/O緩沖器組成。A0~AM-1:地址線D0~DN-1:數(shù)據(jù)線RD/WR:讀寫控制OE:輸出允許

(OutputEnable)CE:片選

(ChipEnable)R/WOECEAiDiXX0XX001寫地址寫數(shù)據(jù)111讀地址讀數(shù)據(jù)無操作寫讀地址譯碼器．．．存儲陣列．．．雙向緩沖器．．．控制邏輯D0D1DN-1RD/WROECE．．．A0A1AM-1將M條地址線譯碼，產(chǎn)生2M條輸出，選中指定單元由2M個存儲單元構(gòu)成的存儲陣列。根據(jù)輸入的讀/寫控制信號完成指定單元的讀/寫控制。實現(xiàn)芯片與數(shù)據(jù)總線的雙向數(shù)據(jù)傳輸控制。4.3半導(dǎo)體存儲器的組成及工作原理——DRAMDRAM的位存儲電路：為MOS管+電容器動態(tài)存儲電路，其記憶信息的機理是依靠電容器C存儲電荷的狀態(tài)，電容器C有電荷時，為邏輯“l(fā)”，沒有電荷時，為邏輯“0”。單元讀寫：只有行選擇信號和列選擇信號同時有效時才選中該存儲單元，再根據(jù)數(shù)據(jù)線狀態(tài)和控制電路完成對電容電壓的讀取(讀)或?qū)﹄娙莸某浞烹?寫)。T數(shù)據(jù)輸入輸出線行選擇信號列選擇信號C刷新放大器刷新：由于電容器存在漏電，因此需要定期對電容器充放電，每隔一定時間(一般2ms左右的刷新周期)就要刷新一次。刷新是按行進行，一次一行，一個刷新周期完成所有行的刷新。4.3半導(dǎo)體存儲器的組成及工作原理——DRAMDRAM芯片結(jié)構(gòu)：存儲陣列為多頁面結(jié)構(gòu)，地址線為行地址和列地址分別傳送，由行選通(RAS)信號和列選通信號控制。數(shù)據(jù)線分為輸入和輸出，WE有效為寫，無效為讀。RAS：RowAddressStrobeCAS：ColumnAddressStrobe行選擇信號列選擇信號行地址譯碼器地址WE數(shù)據(jù)輸出數(shù)據(jù)輸入位存儲單元地址鎖存器列地址譯碼器RASCAS4.3半導(dǎo)體存儲器的組成及工作原理——DRAMDRAM的控制電路：用8片Intel2116DRAM芯片(16K×1位)組成的16KB的存儲器的簡化的DRAM控制電路。刷新計數(shù)器刷新地址多路器行列地址多路器刷新時鐘刷新多路控制數(shù)據(jù)總線地址總線RASCASWEA0~A6A7~A13RA0~RA6MA0~MA6數(shù)據(jù)多路器RA0~RA6:刷新地址 A0~A13:總線地址MA0~MA6:芯片地址 WE:寫控制數(shù)據(jù)輸入數(shù)據(jù)輸出2116存儲器A0┊A64.3半導(dǎo)體存儲器的組成及工作原理——DRAMDRAM讀出時序DRAM寫入時序4.3半導(dǎo)體存儲器的組成及工作原理——ROM只讀存儲器ROM：一旦有了信息，就不能輕易改變，也不會在掉電時丟失。除只讀特性外，ROM器件有3個顯著的特點：

結(jié)構(gòu)簡單，所以位密度高。

具有非易失性，所以可靠性高。

讀速度慢。ROM可以分為5種：掩膜ROM

這種ROM是由制造廠家利用一種掩膜技術(shù)寫入程序的，掩膜ROM制成后，不能修改。

根據(jù)制造工藝可分為MOS型和TTL型兩種。MOS型ROM功耗小、速度慢，適用于一般微機系統(tǒng)；而TTL型則速度快、功耗大，適用于速度較高的計算機系統(tǒng)。

掩膜ROM是最早期的ROM品種，現(xiàn)在已基本淘汰。4.3半導(dǎo)體存儲器的組成及工作原理——ROM2.PROM——可編程ROM

PROM雖然可由用戶編程，但只能有一次寫入的機會，一旦編程(寫入)之后，就如掩模式ROM一樣。

PROM存儲器使用熔斷絲，熔斷絲原始狀態(tài)導(dǎo)通(1)，將熔斷絲燒斷編程為0。

PROM是最早期的ROM品種，現(xiàn)在已基本淘汰。3.EPROM——可擦除可編程ROM

EPROM通過紫外線照射可以將信息全部擦除(全部為1)。EPROM可重復(fù)編程。適合于系統(tǒng)開發(fā)研制時使用。

EPROM雖然具有可反復(fù)編程的優(yōu)點，但需要專用的紫外線擦除器，且只能整體擦除。4.EEPROM——電可擦除可編程ROM

可通過電信號全部或部分擦除，能完成在線編程。通過程序方式可實現(xiàn)讀寫，但其讀寫速度比RAM慢的多。4.3半導(dǎo)體存儲器的組成及工作原理——ROMFlashMemory——Flash存儲器

屬于EEPROM的改進產(chǎn)品。新一帶的非易失存儲器。特點：一般容量比其他類型ROM大的多，集成度高；內(nèi)部為分頁結(jié)構(gòu)（一般1頁512字節(jié)），寫入之前必須整頁擦除，信息只能由1寫為0。

目前被廣泛用于移動存儲器（U盤），替代軟磁盤。在PC機中取代原來的PROM/EEPROM，用來保存BIOS程序。 從發(fā)展趨勢看，將取代其他類型的ROM，有逐步取代部分磁性存儲器。

和硬盤相比：抗震、無噪聲、耗電低等優(yōu)點。

但容量小、單位容量造價高。和RAM相比：具有非易失的優(yōu)勢。

但速度慢、不能完成完全隨機讀寫。4.3半導(dǎo)體存儲器的組成及工作原理——內(nèi)存的組成內(nèi)存的構(gòu)成：包括存儲陣列、地址/數(shù)據(jù)寄存器、地址譯碼器、時序控制電路(動態(tài)存儲器還包括刷新控制電路)和讀寫驅(qū)動等部分組成。存儲芯片陣列地址譯碼器地址寄存器MAR讀寫驅(qū)動電路數(shù)據(jù)寄存器MDR時序控制電路系統(tǒng)總線地址總線讀寫控制數(shù)據(jù)總線CPU4.3半導(dǎo)體存儲器的組成及工作原理——內(nèi)存的組成存儲芯片陣列：模塊的數(shù)據(jù)位寬一般大于存儲器芯片的數(shù)據(jù)位寬，目前使用的存儲器模塊的數(shù)據(jù)位寬為64位，存儲器芯片的數(shù)據(jù)位寬一般為4位、8位或16位。8片32M/8位組成256MB的存儲器模塊8片16M/16位組成256MB的存儲器模塊32MX8位32MX8位32MX8位32MX8位32MX8位32MX8位32MX8位32MX8位影射到系統(tǒng)16MX16位16MX16位16MX16位16MX16位16MX16位16MX16位16MX16位16MX16位64位模塊位寬影射到系統(tǒng)256MB存儲空間4.3半導(dǎo)體存儲器的組成及工作原理——內(nèi)存的組成地址譯碼器：可以使用單譯碼和雙譯碼結(jié)構(gòu)，雙譯碼結(jié)構(gòu)的譯碼器構(gòu)造簡單。4.4RAM的基本工作方式讀寫操作過程：RAM單元的讀寫操作過程包括地址鎖存、譯碼、單元讀寫和數(shù)據(jù)傳輸幾個步驟。存儲芯片陣列地址譯碼器地址寄存器MAR讀寫驅(qū)動電路數(shù)據(jù)寄存器MDR時序控制電路系統(tǒng)總線地址總線讀寫控制數(shù)據(jù)總線CPU地址譯碼，譯碼輸出選定指定存儲單元。CPU傳送地址到存儲器的地址寄存器。從控制總線傳送讀/寫命令。CPU通過總線將數(shù)據(jù)傳送到MDR(寫)或?qū)DR數(shù)據(jù)傳送到CPU(讀)。完成單元的內(nèi)容更新(寫)或讀出單元內(nèi)容(讀)。4.5內(nèi)存模組的基本構(gòu)造內(nèi)存模組(內(nèi)存條)——由多塊DRAM芯片組成，如早期的4MX8的模組，采用30線的SIMM封裝，將8片4MX1的芯片封裝的一起。模組引線

A0~A10：行、列地址線；

DQ1~DQ8：數(shù)據(jù)線；

CAS：列選通信號;

RAS：行選通信號；

WE：寫命令，0=寫，1=讀DQ1~DQ8A0~A10RASCASWE行地址列地址RASCAS地址數(shù)據(jù)數(shù)據(jù)4.6主流內(nèi)存條介紹內(nèi)存條——目前內(nèi)存的物理結(jié)構(gòu)都是條狀的模塊，由DRAM芯片構(gòu)成的條狀電路模塊。內(nèi)存條的使用必須符合芯片組的要求 類型 接口位寬 單條容量 電壓應(yīng)用時代

=====================================================

DRAM 30SIMM 8 256K~4M 5 286/386/486

FPMDRAM 72SIMM 32 4~32M 5 486/Pentium

EDODRAM 72SIMM 32 4~32M 5 Pentium

SDRAM 168DIMM 64 32~256M 3.3 Pentium

RambusDRAM 184RIMM 16 64M~1G 2.5 Pentium

DDRSDRAM 184DIMM 64 128~512M 2.5 Pentium

DDR2SDRAM 240DIMM 64 256M~1G 1.8 Pentium

=====================================================

SIMM:SingleIn-lineMemoryModule FPM:FastPageMode

DIMM:DualIn-lineMemoryModule EDO:ExtendedDataOut

RIMM:RambusIn-lineMemoryModule DDR:DoubleDataRate

4.6主流內(nèi)存條介紹——FPMDRAMFPM(FastPageMode)DRAM

增加4字節(jié)的突發(fā)傳送模式，當(dāng)連續(xù)的4個字節(jié)在同一行時，在送出行地址和列地址讀出第一個數(shù)據(jù)后，下面的三個數(shù)據(jù)可以只送出列地址即可以讀出。省去了傳送三次行地址的時間。行地址列地址1列地址2列地址3列地址4數(shù)據(jù)1數(shù)據(jù)2數(shù)據(jù)3數(shù)據(jù)4RASCASDATAAdd.在突發(fā)傳送期間，必須完成前一次的讀寫，才可以傳送下一個列地址。4.6主流內(nèi)存條介紹——EDODRAMEDO(ExtendedDataOut)DRAM

EDODRAM是在FPMDRAM的基礎(chǔ)上的改進，由于引入了預(yù)讀取機制，EDODRAM可以在輸出數(shù)據(jù)的同時進行下一個列地址選通。

EDODRAM的讀寫速度比FPMDRAM提高20%~40%。行地址列地址1列地址2列地址4數(shù)據(jù)1數(shù)據(jù)2數(shù)據(jù)3數(shù)據(jù)4RASCASDATAAdd.列地址3

由于動態(tài)存儲器的機理的原因，相鄰的兩次列地址傳送之間必須有時間間隔(預(yù)充電時間)。4.6主流內(nèi)存條介紹——SDRAMSDRAM(SynchronousSRAM)

FPM和EDO存儲模組中只有一個Bank，SDRAM有多個Bank，在單元組織上采用交叉存放。如果有兩個Bank，Bank0和Bank1交錯讀寫，在讀寫某一個Bank時，另一個bank完成預(yù)充電。

SDRAM的讀寫是和系統(tǒng)總線時鐘clock同步的。

SDRAM是64位位寬，3.3伏工作電壓。行地址列地址數(shù)據(jù)1數(shù)據(jù)2數(shù)據(jù)3數(shù)據(jù)4CLOCKRASCASAdd.Data4.6主流內(nèi)存條介紹——DDRDDR(DoubleDataRate)SDRAM：在SDRAM的基礎(chǔ)上，內(nèi)部具備2bit預(yù)取機制，采用時鐘的上、下沿分別傳輸數(shù)據(jù)，使傳送帶寬增加一倍。在相同的時鐘頻率下，DDR比SDRAM的傳輸速度提高一倍。

雙體結(jié)構(gòu)：存儲陣列由雙存儲體構(gòu)成，交叉編址，執(zhí)行一個存儲器輸出的同時準(zhǔn)備另一個存儲器的數(shù)據(jù)，按時間交替輸出。DDRSDRAM為64位位寬，2.5伏工作電壓。4.6主流內(nèi)存條介紹——DDR2DDR2SDRAM：DDRSDRAM的改進型，使用數(shù)據(jù)預(yù)取實現(xiàn)內(nèi)部并行化，降低芯片的工作頻率。DDR2采用更低的電壓：1.8伏。4.7內(nèi)存相關(guān)技術(shù)——雙通道技術(shù)雙通道——通過在內(nèi)存控制器（北橋芯片或MCH）上增加兩個存儲器通道，使用現(xiàn)有的存儲器模組實現(xiàn)兩個通道并行工作，在同時安裝兩條64位的DDR或DDR2存儲器條，可以實現(xiàn)128位的位寬。支持雙通道的主機板一般都有4個DIMM存儲器插槽，兩個內(nèi)存條必須插到同顏色的插槽才可以配置成雙通道模式。4.7內(nèi)存相關(guān)技術(shù)——內(nèi)存技術(shù)規(guī)范及標(biāo)注格式PC66PC100PC133標(biāo)準(zhǔn)總線頻率66MHz100MHz133MHz帶寬533MB/s800MB/s1067MB/sSDRAM——主要的標(biāo)準(zhǔn)有PC66、PC100、PC133三種。4.7內(nèi)存相關(guān)技術(shù)——內(nèi)存技術(shù)規(guī)范及標(biāo)注格式RDRAM——主要有PC600、PC800