第3章-集成邏輯門電路

3.1

概述3.2

基本邏輯門電路3.3

TTL集成邏輯門電路3.4

CMOS集成邏輯門電路3.5

TTL電路與CMOS電路的接口第3章集成邏輯門電路本章學(xué)習(xí)目的和要求熟悉半導(dǎo)體器件的開關(guān)特性，了解分立元件基本門電路、TTL門、ECL門、CMOS門電路的結(jié)構(gòu)特點(diǎn)、工作原理和電氣特性；2.熟練掌握基本邏輯門（與、或、非、與非、或非、異或門）、三態(tài)門、OD門（OC門）和傳輸門的邏輯功能；3.掌握門電路邏輯功能的分析方法。4.熟悉常用集成邏輯門電路的主要參數(shù)指標(biāo)和選用方法。

用于實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路稱為邏輯門電路，簡稱門電路。與前面所講的基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算相對應(yīng)，常用的門電路在邏輯功能上有與門、或門、非門、與非門、或非門、與或非門、異或門、同或門等多種。用高、低電平分別表示二值邏輯的1和0兩種邏輯狀態(tài)。如果高電平表示邏輯1，低電平表示邏輯0，這種表示方法稱為正邏輯；反之，如果高電平表示邏輯0，低電平表示邏輯1，則稱這種表示方法為負(fù)邏輯。3.1概述

對于同一電路，可以采用正邏輯，也可以采用負(fù)邏輯。正邏輯和負(fù)邏輯兩種體制不牽涉到邏輯電路本身的好壞問題。但是所選用的邏輯體制不同，同一電路實(shí)現(xiàn)的邏輯功能也就不同。表3.1.1電路輸入、輸出電平VA

VBVLL

LL

HH

LH

HHLLL表3.1.2正邏輯真值表VA

VBVL0

00

11

01

11000表3.1.3負(fù)邏輯真值表VA

VBVL1

11

00

10

00111表3.1.2正邏輯真值表VA

VBVL0

00

11

01

11000表3.1.3負(fù)邏輯真值表VA

VBVL1

11

00

10

00111

采用正邏輯得到的邏輯函數(shù)真值表如表3.1.2所示，所對應(yīng)的輸出邏輯表達(dá)式為；如果采用負(fù)邏輯，真值表如表3.1.3所示，其輸出邏輯函數(shù)表達(dá)式為，本書如無說明，一律采用正邏輯。

把大量的全部元件及連線制作在一塊半導(dǎo)體芯片上的門電路稱為集成邏輯門電路。

最初的邏輯門電路都是用若干個(gè)分立的半導(dǎo)體器件和電阻、電容連接而成的。稱為分立元件門電路。

數(shù)字集成電路按所用半導(dǎo)體器件的不同，可分為雙極型(TTL)、單極型(CMOS)和混合型三種。在數(shù)字集成電路發(fā)展的歷史過程中，首先得到推廣應(yīng)用的是雙極型的TTL電路。直到20世紀(jì)80年代初，TTL型集成電路一直是數(shù)字集成電路的主流產(chǎn)品。

CMOS(ComplementMetal-Oxide-Semiconductor)集成電路出現(xiàn)于20世紀(jì)60年代后期，它的優(yōu)點(diǎn)是功耗極低，非常適于制作大規(guī)模集成電路。隨著CMOS制作工藝的進(jìn)步，無論在工作速度還是在驅(qū)動(dòng)能力上，目前CMOS電路都不比TTL電路遜色。3.2

基本邏輯門電路3.2.1二極管的開關(guān)特性3.2.2

三極管的開關(guān)特性3.2.3

MOS管的開關(guān)特性3.2.5

組合邏輯門電路3.2.4

分立元件門電路

半導(dǎo)體二極管、三極管和場效應(yīng)管在電路中作為開關(guān)元件使用，它們的工作狀態(tài)有時(shí)導(dǎo)通，有時(shí)截止，并能在信號(hào)的控制下進(jìn)行兩種狀態(tài)的轉(zhuǎn)換。這是一種非線性的大信號(hào)運(yùn)用。一個(gè)理想的開關(guān)，接通時(shí)阻抗應(yīng)為零，斷開時(shí)阻抗應(yīng)為無窮大，而這兩個(gè)狀態(tài)之間的轉(zhuǎn)換應(yīng)該是瞬間完成的。但實(shí)際上晶體管在導(dǎo)通時(shí)具有一定的內(nèi)阻，而截止時(shí)仍有一定的反向電流，又由于它本身具有惰性（如雙極性晶體管中存在著勢壘電容和擴(kuò)散電容，場效應(yīng)管中存在著極間電容），因此兩個(gè)狀態(tài)之間的轉(zhuǎn)換需要時(shí)間，轉(zhuǎn)換時(shí)間的長短反映了該器件開關(guān)速度的快慢。3.2

基本邏輯門電路

二極管開關(guān)電路如右圖。圖中D為硅二極管，輸入信號(hào)VI為跳變的電壓信號(hào)：高電平VIH

＝5V低電平VIL＝－5V。3.2.1二極管的開關(guān)特性1.開關(guān)條件及特點(diǎn)圖3.2.1二極管開關(guān)電路

當(dāng)VI＝VIH＝5V時(shí)，二極管導(dǎo)通，產(chǎn)生電流I，二極管兩端電壓VI約為0.7V，如圖3.2.2(a)所示；此時(shí)二極管相當(dāng)于開關(guān)閉合，且有0.7V壓降，其等效電路如圖3.2.2(b)所示不。與理想開關(guān)相比，它有端電壓VＤ，即“開關(guān)”兩端電壓不為0。當(dāng)VI＝VIL＝－5V時(shí)，二極管因反向偏置而截止，I≈0，如圖3.2.2(c)所示；此時(shí)二極管相當(dāng)于開關(guān)斷開，其等效電路如圖(d)所示。與理想開關(guān)相比，它有反向飽和電流IS，即流過“開關(guān)”的電流不為0。VON為二極管的開啟電壓，在折線化伏安特性中它也是導(dǎo)通電壓，硅管一般取0.7V、鍺管一般取0.2V，rD

為二極管截止時(shí)的等效電阻，rON為二極管導(dǎo)通時(shí)的等效電阻。￥圖3.2.3硅二極管伏安特性表3.2.1二極管開關(guān)條件及特點(diǎn)狀態(tài)條件特點(diǎn)截止V<VONI≈0，rD≈

，相當(dāng)于開關(guān)斷開導(dǎo)通V≥VONVＤ≈VON，rON≈0，相當(dāng)于開關(guān)閉合

當(dāng)外加輸入信號(hào)突變時(shí)，PN結(jié)的空間電荷區(qū)的電荷有一個(gè)積累和釋放的過程，如同電容器的充、放電一樣，表現(xiàn)出一定的電容效應(yīng)，稱其為結(jié)電容。因結(jié)電容的存在，當(dāng)外加電壓由出反向跳變?yōu)檎驎r(shí)，PN結(jié)內(nèi)部要建立起足夠的電荷梯度才開始形成正向擴(kuò)散電流，因而正向?qū)娏鞯慕⒁獪笥谳斎腚妷赫兊臅r(shí)刻。二極管由反向截止轉(zhuǎn)換為正向?qū)ㄋ璧臅r(shí)間，一般稱為開啟時(shí)間。2．開關(guān)特性圖3.2.4二極管的開關(guān)時(shí)間

二極管正向?qū)〞r(shí)電阻很小，與結(jié)電容（一般為pF量級）并聯(lián)之后，電容作用不明顯，轉(zhuǎn)換時(shí)間可忽略不計(jì)。當(dāng)外加電壓由正向跳變?yōu)榉聪驎r(shí)，出于結(jié)內(nèi)尚存在一定數(shù)量的存儲(chǔ)電荷，故有較大的瞬態(tài)反向電流，用IR表示，隨著存儲(chǔ)電荷的釋放．反向電流逐漸減小并趨近于零，最后穩(wěn)定在一個(gè)微小的數(shù)值，用Is表示，稱作反向飽和電流，將反向電流從它的峰值衰減到它十分之一值所經(jīng)過的時(shí)間用tre表示，稱作反向恢復(fù)時(shí)間。因二極管反向截止時(shí)等效電阻很大，結(jié)電容充放電時(shí)間較長，一般開關(guān)二極管的關(guān)斷時(shí)間大約是幾納秒。高頻時(shí),因結(jié)電容充、放電而失去單向?qū)щ娞匦?，二極管不能用作開關(guān)。故對二極管的最高工作頻率應(yīng)當(dāng)有一定的限制。圖3.2.4二極管的開關(guān)時(shí)間

當(dāng)三極管工作在飽和區(qū)時(shí)，管壓降很小，接近于短路;當(dāng)它工作在截止區(qū)時(shí)，反向電流很小，接近于斷路。若把三極管的開關(guān)作用對應(yīng)于有觸點(diǎn)開關(guān)的“斷開”和“閉合”，所以只要使三極管工作在飽和區(qū)和截止區(qū)，就可以把它看成開關(guān)的通、斷兩個(gè)狀態(tài)。三極管（以共發(fā)射極電路為例）就是用其集電極、發(fā)射極兩極作為開關(guān)的兩端接在電路里，其開關(guān)的通、斷則受基極電壓控制。3.2.2三極管的開關(guān)特性1.三極管的開關(guān)作用圖3.2.5三極管基本開關(guān)電路圖3.2.6三極管輸出特性曲線圖3.2.7三極管的飽和狀態(tài)

三極管飽壓降均為0.3V，而發(fā)射結(jié)偏壓為0.7V，故飽和后集電結(jié)為正向偏置，即飽和時(shí)集電結(jié)和發(fā)射結(jié)均處于正向偏置，這是判斷BJT工作在飽和狀態(tài)的重要依據(jù)。左圖標(biāo)示出NPN型三極管飽和時(shí)各電極電壓的典型數(shù)據(jù)。表3.2.2三極管工作狀態(tài)的特點(diǎn)工作狀態(tài)截止放大飽和條件0<iB<Ics/βiB>Ics/β工作特點(diǎn)偏置情況發(fā)射結(jié)和集電結(jié)均為反偏發(fā)射結(jié)正偏集電結(jié)反偏發(fā)射結(jié)和集電結(jié)均為正偏集電極電流iC≈βiBiC=Ics=Vcc/Rc管壓降VCEO≈VccVCE=Vcc-ICRCVCES=0.2～0.3Vc.e間等效內(nèi)阻約數(shù)百千歐相當(dāng)于關(guān)斷可變約數(shù)百歐相當(dāng)于開關(guān)閉合2.三極管的開關(guān)特性圖3.2.8三極管的開關(guān)特性延遲時(shí)間td：集電極電流從零上升到百分之十飽和電流所經(jīng)歷的時(shí)間。上升時(shí)間tr：集電極電流從飽和電流的百分之十上升到百分之九十所經(jīng)歷的時(shí)間。存儲(chǔ)時(shí)間ts：基極輸入電壓下降到低電平時(shí)起到集電極電流下降到飽和電流的百分之九十時(shí)的時(shí)間。下降時(shí)間tf：集電極電流從飽和電流的百分之九十下降到分之十所經(jīng)歷的時(shí)間。開通時(shí)間ton＝td＋tr：三極管從截止到飽和所需的時(shí)間；關(guān)閉時(shí)間

t0ff=ts＋tf：三極管從飽和到截止所需的時(shí)間。3.2.3

MOS管的開關(guān)特性

把MOS管的漏極D和源極S作為開關(guān)的兩端接在電路里，開關(guān)的通、斷受柵極G的電壓控制，MOS管也有三個(gè)工作區(qū)：截止區(qū)、非飽和區(qū)（也稱可變電阻區(qū)）

MOS管作開關(guān)使用時(shí)，通常是工作在截止區(qū)和可變電阻區(qū)。在數(shù)字電路中，用得最多的是N溝道增強(qiáng)型MOS管和P溝道增強(qiáng)型MOS管，它們是構(gòu)成CMOS數(shù)字集成電路的基本開關(guān)元件。由于P溝道增強(qiáng)型MOS管和N溝道增強(qiáng)型MOS管在結(jié)構(gòu)上是對稱的，兩者工作原理和特點(diǎn)也無本質(zhì)區(qū)別，只是在PMOS管中，柵源電壓VGS、漏源電壓VDS、開啟電壓VTP均為負(fù)值。1．MOS管的開關(guān)作用圖3.2.9MOS管開關(guān)及輸出特性曲線當(dāng)，，。

當(dāng)，并且比較大，使得時(shí)，MOS管工作在飽和區(qū)。隨著的增加，增加，隨之下降，MOS管最后工作在可變電阻區(qū)。MOS管可以看成一個(gè)受控制的可變電阻。的取值足夠大時(shí)使得Rd遠(yuǎn)遠(yuǎn)大于d、s之間的等效電阻時(shí)，電路輸出為低電平。圖3.2.10MOS管開關(guān)等效電路MOS管相當(dāng)于一個(gè)由控制的無觸點(diǎn)開關(guān)，當(dāng)輸入為低電平時(shí)，MOS管截止，相當(dāng)于開關(guān)“斷開”，輸出為高電平。

當(dāng)輸入為高電平時(shí)，MOS管工作在可變電阻區(qū)，相當(dāng)于開關(guān)“閉合”，輸出為低電平。

為MOS管導(dǎo)通時(shí)的等效電阻，大約在1kΩ以內(nèi)。2.MOS管的開關(guān)特性圖3.2.11MOS管開關(guān)電路波形MOS管是單極型器件，它只有一種載流子參與導(dǎo)電，沒有超量存貯電荷存在，也不存在存貯時(shí)間，因而MOS管本身固有的開關(guān)時(shí)間是很小的，完全可以忽略。

等寄生電容構(gòu)成了MOS管的輸入和輸出電容，因MOS管輸入電阻很高，負(fù)載的等效電阻也很大，因而輸入、輸出電路的充放電時(shí)間常數(shù)較大，故MOS管電路的開關(guān)時(shí)間，主要取決于輸入、輸出電路的充放電時(shí)間。

受電容充、放電過程影響，輸出電壓的波形已不是理想脈沖，上升沿和下降沿都變得緩慢了，而且輸出電壓的變化滯后于輸人電壓的變化。3.2.4分立元件門電路1.二極管與門電路圖3.2.12二極管與門電路VA=VB=0V。此時(shí)二極管D1和D2都導(dǎo)通，由于二極管正向?qū)〞r(shí)的鉗位作用，VL≈0V。VA=0V，VB=5V。此時(shí)二極管D1導(dǎo)通，因鉗位作用，D2受反向電壓而截止VL≈0V。VA=5V，VB=0V。此時(shí)D2導(dǎo)通，D1受反向電壓而截止，VL≈0V。VA=VB=5V。此時(shí)二極管D1和D2都截止，VL=VCC=5V。表3.2.4與邏輯真值表

輸入輸出ABL000110110001表3.2.3與門電路的輸入輸出電壓輸入輸出VA(V)VB(V)VL(V)000550550005圖3.2.12二極管與門電路

增加一個(gè)輸入端C和一個(gè)二極管D3與D1、D2并列，就可以變成三輸入端與門。按此法可構(gòu)成更多輸入端的與門電路。2．二極管或門電路圖3.2.13二極管或門電路表3.2.5或門電路的輸入輸出電壓輸入輸出VA（V）VB（V）VL（V）000550550555表3.2.6或邏輯電路真值表輸入輸出A

BL000110110111

L=A+B

用增加一個(gè)輸入端C和二極管D3與D1、D2并列的方法，就可以變成三輸入端或門。仿此可以構(gòu)成更多輸入端的或門。3.三極管非門電路圖3.2.14三極管非門電路VA=0V。此時(shí)三極管的發(fā)射結(jié)電壓小于死區(qū)電壓，滿足截止條件，所以管子截止，VL=VCC=5V。VA=5V。此時(shí)三極管的發(fā)射結(jié)正偏，管子導(dǎo)通，只要合理選擇電路參數(shù)，使其滿足飽和條件IB＞IBS，則管子工作于飽和狀態(tài)，有VL=VCES≈0V（0.3V）。表3.2.7非門電路的輸入輸出電壓輸入輸出VA（V）VL（V）0550表3.2.8非邏輯電路真值表輸入輸出AL01103.2.5組合邏輯門電路

二極管與門和或門電路雖然結(jié)構(gòu)簡單，邏輯關(guān)系明確，但不實(shí)用。例如在兩級二極管與門電路中，會(huì)出現(xiàn)低電平偏離標(biāo)準(zhǔn)數(shù)值的情況。圖3.2.15兩級二極管與門串接使用的情況

常將二極管與門和或門與三極管非門組合起來組成與非門和或非門電路，以消除在串接時(shí)產(chǎn)生的電平偏離，并提高帶負(fù)載能力。

這是由三輸入端的二極管與門和三極管非門組合而成的與非門電路。其中，作了兩處必要的修正：（1）一將電阻Rb換成兩個(gè)二極管D4、D5，作用是提高輸入低電平的抗干擾能力，即當(dāng)輸入低電平有波動(dòng)時(shí)，保證三極管可靠截止，以輸出高電平。（2）二是增加了R1，目的是當(dāng)三極管從飽和向截止轉(zhuǎn)換時(shí)，給基區(qū)存儲(chǔ)電荷提供一個(gè)泄放回路。1.與非門電路圖3.2.16分立元件與非門的電路和邏輯符號(hào)

（1）當(dāng)三輸入端都接高電平時(shí)（即VA=VB=VC=5V），二極管D1～D3都截止，而D4、D5和T導(dǎo)通?？梢则?yàn)證，此時(shí)三極管飽和，，即輸出低電平。（2）在三輸入端中只要有一個(gè)為低電平0.3V時(shí)，則陰極(負(fù)極)接低電平的二極管導(dǎo)通，由于二極管正向?qū)〞r(shí)的鉗位作用，VP≈1V，從而使D4、D5和T都截止，VL=VCC=5V，即輸出高電平。電路滿足與非邏輯關(guān)系，即：圖3.2.16分立元件與非門的電路和邏輯符號(hào)

（1）當(dāng)三輸入端都接低電平時(shí)（即VA=VB=VC=0.3V），二極管D1～D3都截止，而D4和T也截止。，即輸出高電平。（2）在三輸入端中只要有一個(gè)為高低電平5V時(shí)，則陽極（正極）接高電平的二極管、D4和三極管T導(dǎo)通，可以驗(yàn)證，此時(shí)三極管飽和，，即輸出低電平。電路滿足或非邏輯關(guān)系，即：圖3.2.17分立元件或非門的電路和邏輯符號(hào)2.或非門電路

用兩個(gè)二輸入端的與門和一個(gè)二輸入端或非門組成與或非門電路，即先與然后或非。輸入輸出的邏輯關(guān)系為：多個(gè)與門和一個(gè)有相應(yīng)輸入端的或非門便可以組成輸入端更多的與或非門電路。

3.與或非門電路圖3.2.18與或非門的電路和邏輯符號(hào)4.異或門電路圖3.2.19異或門電路表3.2.7異或門邏輯狀態(tài)表ABL000110110110

異或和同或互為反函數(shù)，即異或非就等于同或，同或非就等于異或。所以，同樣是組合起來同或門電路，其電路組合方式可以是不同的。5.同或門電路表3.2.8同或門邏輯狀態(tài)表ABL000110111001圖3.2.20異或門電路3.3TTL集成邏輯門電路3.3.1TTL與非門3.3.3*

其它系列的TTL門電路3.3.6*TTL集成邏輯門電路的使用注意事項(xiàng)3.3.5*

其它雙極型集成邏輯門電路的特點(diǎn)3.3.2

其它功能的TTL門電路3.3.4*TTL數(shù)字集成電路的系列

電路的輸入端和輸出端均為三極管結(jié)構(gòu)，所以稱為三極管-三極管邏輯電路(Transistor-TransistorLogic)，簡稱TTL電路。3.3TTL集成邏輯門電路3.3.1TTL與非門1.TTL與非門的電路結(jié)構(gòu)及工作原理（1）電路結(jié)構(gòu)輸入級、中間級(倒相級)和輸出級。

先考慮輸入級，DTL是用二極管與門做輸入級，速度低。其電路中的Dl、D2、D3、D4的P區(qū)是相連的。我們用集成工藝將它們做成—個(gè)多發(fā)射極三極管。這樣它既是四個(gè)PN結(jié)，不改變原來的邏輯關(guān)系，又具有三極管的特性。一旦滿足了放大的外部條件，它就具有放大作用，為迅速消散T2飽和時(shí)的超量存儲(chǔ)電荷提供足夠大的反向基極電流，從而大大提高了關(guān)閉速度。圖3.3.1TTL與非門電路

為提高輸出管的開通速度，將二極管D5改換成三極管T2，邏輯關(guān)系不變。由T2、RC2和Re2組成中間級，它是一個(gè)三極管倒相電路，從T2的集電極和發(fā)射極分別送出兩個(gè)相位相反的信號(hào)驅(qū)動(dòng)T3和T4管。同時(shí)在電路的開通過程中利用T2的放大作用，為輸出管T3提供較大的基極電流，加速了輸出管的導(dǎo)通。T2和電阻RC2、Re2組成的放大器有兩個(gè)反相的輸出端VC2和VE2，以產(chǎn)生兩個(gè)互補(bǔ)的信號(hào)去驅(qū)動(dòng)T3、T4組成的推拉式輸出級。圖3.3.1TTL與非門電路圖3.3.2TTL與非門的輸入級

輸出級應(yīng)有較強(qiáng)的負(fù)載能力，為此將三極管的集電極負(fù)載電阻RC換成由三極管T4、二極管D和RC4組成的有源負(fù)載。由于T3和T4受兩個(gè)互補(bǔ)信號(hào)Ve2和Vc2的驅(qū)動(dòng)，所以在穩(wěn)態(tài)時(shí)，它們總是一個(gè)導(dǎo)通，另一個(gè)截止。這種結(jié)構(gòu)，稱為推拉式輸出級。圖3.3.1TTL與非門電路1）輸入全為高電平3.6V

如果VB1低于3.6V，T1發(fā)射結(jié)反偏截止。今電源為＋5V，T1的集電結(jié)和T2

、T3的發(fā)射結(jié)串聯(lián)，VCC經(jīng)Rb1使三個(gè)PN結(jié)全部導(dǎo)通，VB1＝0.7×3=2.1（V），從而保證T1的發(fā)射結(jié)因反偏而截止。此時(shí)T1的發(fā)射結(jié)反偏，而集電結(jié)正偏，其偏置電壓相當(dāng)于把發(fā)射極與集電極顛倒，故又稱為倒置放大工作狀態(tài)。因T1的發(fā)射結(jié)有－1.4V的反偏電壓，使得T1的基極電流全部流入T2的基極，使T2

、T3飽和導(dǎo)通。由于T3飽和導(dǎo)通，輸出電壓為：

VO=VCES3≈0.3V

稱這時(shí)電路為導(dǎo)通狀態(tài)，也稱為開門狀態(tài)。

（2）工作原理

該電路的輸出高低電平分別為3.6V和0.3V，所以在下面的分析中假設(shè)輸入高低電平也分別為3.6V和0.3V。圖3.3.3輸入全為高電平時(shí)電路各點(diǎn)的工作電壓極流向T2基極的是反向飽和電流，其值很小，故T1深度飽和，使T2基極電位低于0.6V，于是T2、T3都截止。因T2截止，流過RC2的電流僅為T4的基極電流，電流較小，在RC2上產(chǎn)生的壓降也較小，可以忽略，所以VB4≈VCC=5V，使T4和D導(dǎo)通，故有：VO≈VCC-VBE4-VD=5-0.7-0.7=3.6（V）

稱這時(shí)電路為截止?fàn)顟B(tài)，也稱為關(guān)門狀態(tài)。

2）輸入端有低電平0.3V

圖3.3.4輸入有低電平時(shí)電路各點(diǎn)的工作電壓

輸入端為0.3V的發(fā)射結(jié)導(dǎo)通，T1的基極電位被鉗位到VB1=1V。T1飽和導(dǎo)通，其基極電流經(jīng)Rb1進(jìn)入T1的基極，從低電平輸入端流出，其集電極電流從T2基極流向輸入端，抽走了T2基區(qū)的存儲(chǔ)電荷。另外，從電源經(jīng)RC2、T2集電

綜合上述兩種情況，歸納成如下表所示?？梢娫撾娐窛M足與非的邏輯功能，是一個(gè)與非門電路。圖3.3.4輸入有低電平時(shí)電路各點(diǎn)的工作電壓表3.3.1TTL與非門典型電路的工作狀態(tài)輸入輸出T1T2T3T4D門的狀態(tài)有0全1為1為0

深飽截止截止導(dǎo)通導(dǎo)通倒置飽和深飽截止截止關(guān)態(tài)開態(tài)2.TTL與非門的開關(guān)速度（1）TTL與非門提高工作速度的原理1）采用多發(fā)射極三極管加快了存儲(chǔ)電荷的消散過程。圖3.3.5多發(fā)射極三極管消散T2存儲(chǔ)電荷的過程圖3.3.6推拉式輸出級給負(fù)載電容充放電2）采用了推拉式輸出級，輸出阻抗比較小，加快了給負(fù)載電容充放電的進(jìn)程。

截止延遲時(shí)間tPLH——

從輸入波形下降沿的中點(diǎn)到輸出波形上升沿的中點(diǎn)所經(jīng)歷的時(shí)間。（2）TTL與非門傳輸延遲時(shí)間tpd

常用傳輸延遲時(shí)間tpd來表示TTL與非門的開關(guān)速度。

導(dǎo)通延遲時(shí)間tPHL——從輸入波形上升沿的中點(diǎn)到輸出波形下降沿的中點(diǎn)所經(jīng)歷的時(shí)間。與非門的傳輸延遲時(shí)間tpd是tPHL和tPLH的平均值。即TTL與非門tpd的值一般為幾納秒～十幾個(gè)納秒。圖3.3.7TTL與非門的傳輸時(shí)間3.TTL與非門的電壓傳輸特性圖3.3.8傳輸特性的測試方法圖3.3.8傳輸特性的測試方法2）BC段（線性區(qū)）3）CD段（過渡區(qū)）4）DE段（飽和區(qū))1）AB段（截止區(qū)）

（1）電壓傳輸特性曲線（2）幾個(gè)重要參數(shù)

1）輸出高電平電壓VOH——VOH的理論值為3.6V，產(chǎn)品規(guī)定輸出高電壓的最小值VOH（min）=2.4V，即大于2.4V的輸出電壓就可稱為輸出高電壓VOH。

2）輸出低電平電壓VOL——VOL的理論值為0.3V，產(chǎn)品規(guī)定輸出低電壓的最大值VOL（max）=0.4V，即小于0.4V的輸出電壓就可稱為輸出低電壓VOL。

3）關(guān)門電平電壓VOFF——指輸出電壓下降到VOH（min）時(shí)對應(yīng)的輸入電壓。顯然只要Vi＜VOFF，Vo就是高電壓，所以VOFF就是輸入低電壓的最大值，在產(chǎn)品手冊中常稱為輸入低電平電壓，用VIL（max）表示。從電壓傳輸特性曲線上看VIL（max）（VOFF）≈1.3V，產(chǎn)品規(guī)定VIL（max）=0.8V。

4）開門電平電壓VON——指輸出電壓下降到VOL（max）時(shí)對應(yīng)的輸入電壓。

5）閾值電壓Vth——決定電路截止和導(dǎo)通的分界輸入電壓，也是決定輸出高、低電壓的分界輸入電壓。

圖3.3.10輸出高低電平的電壓范圍圖3.3.11噪聲容限圖解（3）抗干擾能力：

抗干擾能力是指電路在干擾信號(hào)的作用下，維持原來邏輯狀態(tài)的能力。

輸入電平電壓的允許波動(dòng)范圍稱為輸入端噪聲容限。低電平噪聲容限：VNL＝VOFF-VOL（max）＝0.8V-0.4V＝0.4V高電平噪聲容限：

VNH＝VOH（min）-VON＝2.4V-2.0V＝0.4V4.TTL與非門的帶負(fù)載能力（1）輸入低電平電流IIL與輸入高電平電流IIH1)輸入低電平電流IIL圖3.3.12門電路帶n個(gè)負(fù)載圖3.3.13輸入低電平電流IIL

產(chǎn)品輸入低電平電流IIL，規(guī)定IIL＜1.6mA。圖3.3.14輸入高電平電流IIH2)輸入高電平電流IIH

輸入高電平電流IIH是指當(dāng)門電路的輸入端接高電平時(shí)，流入輸入端的電流。

a．寄生三極管效應(yīng)。當(dāng)與非門一個(gè)輸入端（如A端）接高電平，其它輸入端接低電平，這時(shí)IIH=βPIB1。

b．倒置工作狀態(tài)。輸入端全接高電平，T1的發(fā)射結(jié)反偏，集電結(jié)正偏，工作于倒置的放大狀態(tài)。這時(shí)IIH=βiIB1。因βp和βi的值都遠(yuǎn)小于1，所以IIH的數(shù)值比較小，

產(chǎn)品規(guī)定IIH＜40uA。（2）帶負(fù)載能力1）灌電流負(fù)載

圖3.3.15帶灌電流負(fù)載把輸出低電平時(shí)允許灌入輸出端的電流定義為輸出低電平電流IOL

。產(chǎn)品規(guī)定IOL=16mA輸出低電平時(shí)能驅(qū)動(dòng)同類門的最多為：NOL稱為輸出低電平時(shí)的扇出系數(shù)。

2）拉電流負(fù)載

把輸出高電平時(shí)允許拉出輸出端的電流定義為輸出高電平電流IOH。圖3.3.16帶拉電流負(fù)載輸出高電平時(shí)能驅(qū)動(dòng)同類門最多為：產(chǎn)品規(guī)定IOH=0.4mANOH稱為輸出高電平時(shí)的扇出系數(shù)。設(shè)計(jì)中，取NOH和NOL中較小值作門電路的扇出系數(shù)。

解：（1）從TTL數(shù)據(jù)手冊可查到7410的參數(shù)如下：

IOL＝16mA，IIL＝-1.6mAIOH＝0.4mA，IIH＝0.04mA

數(shù)據(jù)前的負(fù)號(hào)表示電流的流向，對于灌電流負(fù)載取負(fù)號(hào)，計(jì)算時(shí)只取絕對值。（2）計(jì)算低電平輸出時(shí)的扇出數(shù)（3）計(jì)算高電平輸出時(shí)的扇出數(shù)可見這時(shí)NOL＝NOH。如前所述，若NOL≠NOH，則取較小的作為電路的扇出數(shù)。例3.3.1試計(jì)算基本TTL與非門7410帶同類門時(shí)的扇出數(shù)。3.3.2其它功能的TTL門電路

對基本TTL與非門電路的結(jié)構(gòu)做些改進(jìn)，就可以得到其它邏輯功能的TTL邏輯門電路，如TTL非門、或非門、與或非門、集電極開路門和三態(tài)輸出門電路等。1.TTL非門圖3.3.17TTL非門電路2.TTL或非門圖3.3.18TTL或非門電路3．TTL與或非門圖3.3.19TTL與或非門電路4．集電極開路門(OC門)

有時(shí)需要將幾個(gè)門的輸出端直接并聯(lián)使用，以實(shí)現(xiàn)與邏輯，這種接法稱為“線與”。TTL門電路的輸出結(jié)構(gòu)決定了它不能進(jìn)行線與。為滿足實(shí)際應(yīng)用中實(shí)現(xiàn)線與的要求，專門生產(chǎn)了一種可以進(jìn)行線與的門電路——集電極開路門，簡稱OC門（OpenCollector）。圖3.3.20普通TTL門電路輸出的并聯(lián)圖3.3.21集電極開路門(OC門)圖3.3.22實(shí)現(xiàn)線與

在TTL門的輸出級電路中，取消了R4、T4和二極管D三個(gè)元件，使T3的集電極處在開路狀態(tài)直接作為輸出端。(1)實(shí)現(xiàn)線與

用OC門進(jìn)行線與時(shí)，外接上拉電阻RP的選擇非常重要，只有RP選擇得當(dāng)，才能保證OC門輸出滿足要求的高電平和低電平。RP的選擇按以下兩種最壞情況考慮：

當(dāng)所有的OC門都截止時(shí)，輸出Vo應(yīng)為高電平，這時(shí)RP不能太大，如果RP太大，則其上壓降太大，輸出高電平就會(huì)太低。因此當(dāng)RP為最大值時(shí)要保證輸出電壓為VOH（min）：VCC-VOH（min）=m’IIHRp(max)RP（max）=(VCC-VOH（min）)/(m’IIH)VOH（min）是OC門輸出高電平的下限值，IIH是負(fù)載門的輸入高電平電流，m’是負(fù)載門輸入端的個(gè)數(shù)（注意不是負(fù)載門的個(gè)數(shù)），因OC門中的T3管都截止，可以認(rèn)為沒有電流流入OC門。

當(dāng)OC門中至少有一個(gè)導(dǎo)通時(shí)，輸出Vo應(yīng)為低電平。我們考慮最壞情況，即只有一個(gè)OC門導(dǎo)通，如右圖所示。這時(shí)RP不能太小，如RP太小，則灌入導(dǎo)通的那個(gè)OC門的負(fù)載電流超過IOL（max），就會(huì)使OC門的T3管脫離飽和，導(dǎo)致輸出低電平電壓上升m。因此當(dāng)RP為最小值時(shí)要保證輸出電壓為VOL（max），由得：

式中，VOL（max）是OC門輸出低電平的上限值，IOL（max）是OC門輸出低電平時(shí)的灌電流能力，IIL是負(fù)載門的輸入低電平電流，m’是負(fù)載門輸入端的個(gè)數(shù)。

為減小負(fù)載電容的影響，應(yīng)選靠近RP（min）的標(biāo)稱值電阻。通常RP應(yīng)選1k左右的電阻。RP（min）＜RP＜RP（max）

（2）實(shí)現(xiàn)電平轉(zhuǎn)換OC門可以作為在數(shù)字系統(tǒng)的接口電路（與外部設(shè)備相聯(lián)接的地方），能很方便地實(shí)現(xiàn)邏輯電平轉(zhuǎn)換。如圖3.3.24把上拉電阻接到10V電源上，這樣在OC門輸入普通的TTL電平，而輸出高電平就可以高達(dá)10V。圖3.3.24實(shí)現(xiàn)電平轉(zhuǎn)換（3）驅(qū)動(dòng)顯示器件和執(zhí)行機(jī)構(gòu)圖3.3.25驅(qū)動(dòng)發(fā)光二極管5．三態(tài)(TSL)輸出門

三態(tài)輸出門(TristateLogic，簡稱TSL)簡稱三態(tài)門，是一種特殊的門電路，它有三種輸出狀態(tài)，即在原有輸出高電平、低電平兩種工作狀態(tài)的基礎(chǔ)上，多了一種高阻抗?fàn)顟B(tài)（相當(dāng)于隔離狀態(tài)）。輸出高阻抗?fàn)顟B(tài)時(shí)，表示其輸出端懸浮，相當(dāng)于與輸入電路隔離開來。此時(shí)，三態(tài)門電路的輸出與其輸人變量狀態(tài)沒有關(guān)系。三態(tài)輸出門的電路結(jié)構(gòu)圖3.3.26三態(tài)輸出與非門圖3.3.26三態(tài)輸出與非門表3.3.2TTL三態(tài)門電路的真值表輸入輸出功能說明ENABL0000000110111110

與非門

L=1××高阻高阻抗?fàn)顟B(tài)(2)三態(tài)輸出門的應(yīng)用三態(tài)門的基本應(yīng)用是在數(shù)字系統(tǒng)中構(gòu)成總線。1)構(gòu)成單向總線圖3.3.27三態(tài)門組成的總線2)實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸

又稱高速系列，右圖所示為該系列與非門的典型電路。在電路結(jié)構(gòu)上采取了二條措施：一個(gè)是在輸出級采用了達(dá)林頓結(jié)構(gòu)，用T4、T5復(fù)合管代替原來的T4、D管；另一個(gè)是將所有的電阻的阻值比CT54／74系列的減小了一半。采用達(dá)林頓結(jié)構(gòu)提高了帶拉電流的負(fù)載能力，同時(shí)也加快了對負(fù)載電容的充電速度，加上電路中阻值的減小，使得CT54H／74H系列與非門的平均傳輸時(shí)間比74系列縮短了將近一半，達(dá)到6ns左右。所以，CT54H／74H系列稱為高速系列。3.3.3*

其它系列的TTL門電路1.CT54H／74H系列圖3.3.28CT54H／74H系列與非門2.CT54S／74S系列74S系列又稱肖特基系列。限制與非門速度提高的主要因素是幾只晶體三極管在導(dǎo)通時(shí)幾乎都處于飽和狀態(tài)。當(dāng)晶體管由飽和狀態(tài)轉(zhuǎn)換為截止?fàn)顟B(tài)時(shí)，需要消除在晶體管基區(qū)內(nèi)的存儲(chǔ)電荷QBS，這要經(jīng)過較長的存儲(chǔ)時(shí)間tS。從而限制了速度的提高。為解決這個(gè)問題，在74S系列與非門電路中采用了抗飽和三極管(或稱為肖特基三極管)。圖3.3.29抗飽和晶體管CT54S／74S系列電壓傳輸特性

SBD管是借助于金屬鋁和N型硅的接觸勢壘產(chǎn)生整流作用，它具有正向?qū)▔航敌?約為0.1V～0.3V)、本身無電荷存儲(chǔ)作用及開關(guān)速度快等特點(diǎn)。所以，將肖特基二極管并接在三極管的基極b和集電極c之間，如圖3.3.29(a)所示。當(dāng)晶體三極管進(jìn)入正向偏置時(shí)，SBD管導(dǎo)通，將三極管的集電結(jié)電壓鉗制在0.3V左右，同時(shí)SBD管還將三極管基極的過驅(qū)動(dòng)電流分流到集電極，從而使三極管工作在臨界飽和狀態(tài)，因此大大提高了工作速度。圖3.3.30CT54S／74S系列

74S系列門電路的電阻阻值減小，使靜態(tài)功能有所增加，它的平均傳輸延遲時(shí)間大約為3ns，靜態(tài)平均功耗約為19mW，其dp積較54／74、54H／74H有所改善。3.CT54LS／74LS系列圖3.3.32

CT54LS／74LS系列74LS系列電路中將多射管T1用無電荷存儲(chǔ)效應(yīng)的SBD管代替，有利于工作速度的提高。同時(shí)為了進(jìn)一步加速電路開關(guān)狀態(tài)的轉(zhuǎn)換過程，又接入了D3、D4這兩個(gè)SBD管。當(dāng)輸出端由高電平轉(zhuǎn)換為低電平時(shí)，D4管經(jīng)T2管的集電極、T5管的基極為輸出端的負(fù)載電容提供了另一條放電回路，這既加快了負(fù)載電容的放電過程，又增加了T5管的基極驅(qū)動(dòng)電流，故加快了T5管的導(dǎo)通過程。同時(shí)D3管也通過T2管的集電極為T4管的基極提供了一個(gè)泄放回路，加快了T4管的截止速度，從而大大縮短了傳輸延遲時(shí)間。故解決了前面幾種系列中為提高工作速度和降低功耗所采取措施的矛盾，所以，74LS系列在4種系列中dp積最小。表3.3.3TTL系列器件主要性能比較CT54/74CT54H/74HCT54S/74SCT54LS/74LStpd/門(ns)P/門(mW)dP(ns-mW)最高工作頻率(MHz)101010035622135503198012510220453.3.4*TTL數(shù)字集成電路的系列1.CT54系列和CT74系列

根據(jù)工作溫度的不同和電源電壓允許工作范圍的不同，我國TTL數(shù)字集成電路分為CT54系列和CT74系列兩大類。表3.3.4CT54系列和CT74系列器件工作條件的對比參數(shù)CT54系列/CT74系列電源電壓工作溫度/oC4.5-555.0255.51254.7505255.2570CT54系列和CT74系列具有完全相同的電路結(jié)構(gòu)和電氣性能參數(shù)。所不同的是CT54系列TTL集成電路更適合在溫度條件惡劣、供電電源變化大的環(huán)境中工作，常用于軍品；而CT74系列TTL集成電路則適合在常規(guī)條件下工作，常用于民品。2.TTL集成邏輯門電路的子系列

CT54系列和CT74系列的幾個(gè)子系列的主要區(qū)別在它們的平均傳輸延遲時(shí)間tpd和平均功耗這兩個(gè)參數(shù)上。下面以CT74系列為例說明它的各子系列的主要區(qū)別。

(1)CT74標(biāo)準(zhǔn)系列它和CT1000系列相對應(yīng)，又稱標(biāo)準(zhǔn)TTL系列，為TTL集成電路的早期產(chǎn)品，屬中速TTL器件。由于電路中三極管的基極驅(qū)動(dòng)電流過大，它們都工作在深飽和狀態(tài)，因此工作速度不高，其平均傳輸延遲時(shí)間為9ns/門，平均功耗約為10mW/門。

(2)CT74H高速系列它和CT2000系列相對應(yīng)，又稱標(biāo)準(zhǔn)HTTL系列，它為CT74標(biāo)準(zhǔn)系列的改進(jìn)型產(chǎn)品。和CT74標(biāo)準(zhǔn)系列相比，電路結(jié)構(gòu)上主要做了兩點(diǎn)改進(jìn)：

①輸出級采用了達(dá)林頓結(jié)構(gòu)；②大幅度地降低了電路中的電阻的阻值。從而使平均傳輸延遲時(shí)間達(dá)到6ns/門，平均功耗約為22.5mW/門。

(3)CT74L低功耗系列又稱LTTL系列，電路中的電阻阻值很大，因此，電路的平均功耗很小，約為1mW/門，但平均傳輸延遲時(shí)間較長，約為33ns/門。

(4)CT74S肖特基系列它和CT3000系列相對應(yīng)，又稱STTL系列。由于電路中采用了抗飽和三極管，有效地降低了三極管的飽和深度，同提高了工作速度和負(fù)載能力。但電路的平均功耗增加了。該系列的平均傳輸延遲時(shí)間為時(shí)，電阻的阻值也不大，從而提高了電路的工作速度，其平均傳輸延遲時(shí)間縮短為3ns/門，在TTL各子系列中，它的工作速度是很高的，但電路的平均功耗較大，約為19mW。

(5)CT74LS低功耗肖特基系列它和CT4000系列相對應(yīng)，又稱LSTTL系列。一方面電路中采用了抗飽和三極管和肖特基二極管.來提高工作速度；另一方面通過加大電路中電阻的阻值來降低電路的功耗，從而達(dá)到使電路既具有較高的工作速度，又有較低的平均功耗。其平均傳輸延遲時(shí)間為9.5ns/門，平均功耗約為2mW/門。(6)CT74AS先進(jìn)肖特基系列又稱ASTTL系列，它是CT74S系列的后繼產(chǎn)品，其電路結(jié)構(gòu)和CT74S系列基本相同。由于電路中的電阻阻值很低，因此，提高了工作速度，其平均傳輸延遲時(shí)間為3ns/門，但平均功耗較大，約為8mW/門。

(7)CT74ALS先進(jìn)低功耗肖特基系列又稱ALSTTL系列，它是CT74L5系列的后繼產(chǎn)品。電路中采用了較高的電阻阻值，并通過改進(jìn)生產(chǎn)工藝和縮小內(nèi)部器件的尺寸，從而降低了電路的平均功耗、提高了工作速度，其平均傳輸延遲時(shí)間約為3.5ns／門，平均功耗約為2mW／門。3.各系列TTL集成邏輯門電路性能的比較表3.3.5TTL集成邏輯門各子系列重要的參數(shù)比較TTL子系列標(biāo)準(zhǔn)TTLLTTLHTTLSTTLLSTTLASTTLALSTTL系列名稱CT7400CT74L00CT74H00CT74S00CT74LS00CT74AS00CT74ALS00工作電壓/V平均功耗(每門)/mW平均傳輸延遲時(shí)間/ns功耗-延遲積/mW-ns最高工作頻率/MHz典型噪聲容限/V510990401513333131522.561358015193571300.5529.519500.6583241300.551.23.54.21000.53.3.5*

其它雙極型集成邏輯門電路的特點(diǎn)

1.射極耦合邏輯門電路(ECL門電路)(1)ECL門電路的結(jié)構(gòu)和工作原理圖3.3.33ECL或/或非門電路和邏輯符號(hào)(2)ECL門電路的主要特點(diǎn)1)主要優(yōu)點(diǎn)①開關(guān)速度高平均傳輸延遲時(shí)間tpd=(0.5～3)ns，工作頻率f=(200～1000)MHz。

②負(fù)載能力強(qiáng)輸出阻抗很低，可提供較大的負(fù)載電流，其扇出系數(shù)可達(dá)90以上。實(shí)際應(yīng)用中，為了保證電路高速的優(yōu)點(diǎn)，扇出系數(shù)不能過大，通?？刂圃?0以內(nèi)。

③邏輯組合靈活

ECL門電路的或／或非兩個(gè)互補(bǔ)輸出端，給電路邏輯組合設(shè)計(jì)帶來不少方便。2)主要缺點(diǎn)

①抗干擾能力差噪聲容限較小，抗干擾能力較差。②功耗大每門功耗大約在(40～60)mW。③輸出電平穩(wěn)定度差圖3.3.34I2L基本邏輯單元電路及邏輯符號(hào)2.集成注入邏輯門電路(I2L門電路)(1)I2L門電路的結(jié)構(gòu)和工作原理圖3.3.35I2L或非門/非門(2)I2L門電路的主要特點(diǎn)1)主要優(yōu)點(diǎn)①電路結(jié)構(gòu)簡單，集成度高②工作電壓低、功耗小

③品質(zhì)因數(shù)好

I2L門電路的功耗極小，平均傳輸延遲時(shí)間tpd也不大，因此，功耗-延時(shí)積也很小，它的性能比其他TTL電路優(yōu)越得多，較好地解決了功耗與速度之間的矛盾。2)主要缺點(diǎn)

①擾干擾能力差

I2L門電路輸出的邏輯擺幅只有0.6V左右，因此，它的抗干擾能力較差。

②開關(guān)速度不夠高

I2L門電路屬飽和型邏輯電路，它的開關(guān)速度不可能很高，其平均傳輸延遲時(shí)間tpd一般為20ns～50ns。3.3.6*TTL集成邏輯門電路的使用注意事項(xiàng)

1.電源電壓及電源干擾的消除

電源電壓的變化對54系列應(yīng)滿足5V±10%、對74系列應(yīng)滿足5V士5%的要求，電源的正極和地線不可接錯(cuò)。為了防止外來干擾通過電源串入電路，需要對電源進(jìn)行濾波，通常在印刷電路板的電源輸入端接入10μF～100μF成的電容進(jìn)行濾波，在印刷電路板上，每隔6~8個(gè)門加接一個(gè)0.01μF~0.1μF的電容對高頻進(jìn)行濾波。

2.輸出端的連接

具有推拉輸出結(jié)構(gòu)的TTL門電路的輸出不允許直接并聯(lián)使用。輸出端不允許直接接電源VCC或直接接地。使用時(shí)，輸出電流應(yīng)小于產(chǎn)品手冊上規(guī)定的最大值。三態(tài)輸出門的輸出可并聯(lián)使用，但在同一時(shí)刻只能有一個(gè)門工作，其他門輸出處于高阻狀態(tài)。集電極開路門出端可并聯(lián)使用，但公共輸出端和電源VCC之間應(yīng)接負(fù)載電阻RL。3.閑置輸入端的處理1)對于與非門的閑置輸人端，可直接接電源電壓Vcc，或通過lkΩ~10kΩ的電阻接電源VCC

。2)如前級驅(qū)動(dòng)能力允許時(shí)，可將閑置輸入端與有用輸人端并聯(lián)使用。

3)在外界干擾很小時(shí)，與非門的閑置輸入端可以剪斷或懸空。4)或非門不使用的閑置輸人端應(yīng)接地，對與或非門中不使用的與門至少有一個(gè)輸人端接地。

4.電路安裝接線和焊接應(yīng)注意的問題1)連線要盡量短，最好用絞合線。2)整體接地要好，地線要粗、短。3)焊接用的烙鐵最好不大于25W，使用中性焊劑，如松香酒精溶液，不可使用焊油。4)由于集成電路外引線間距離很近，焊接時(shí)焊點(diǎn)要小，不得將相鄰引線短路，焊接時(shí)間要短。5)印刷電路板焊接完畢后，不得浸泡在有機(jī)溶液中清洗，只能用少量酒精擦去外引線上的助焊劑和污垢。5.調(diào)試中應(yīng)注意的問題1)對CT54/CT74和CT54H/CT74H系列TTL電路，輸出的高電平不小于2.4V，輸出低電平不大于0.4V。對CT54S/CT74S和CT54LS/CT74LS系列的TTL電路，輸出的高電平不小于2.7V，輸出的低電平不大于0.5V。上述4個(gè)系列愉人的高電平不小于2.4V，低電平不大于0.8V。

2)當(dāng)輸出高電平時(shí)，輸出端不能碰地，不然會(huì)使T4因電流過大而燒壞，輸出低電平時(shí)，輸出端不能碰電源VCC=5V，否則T3同樣會(huì)燒壞。3.4CMOS集成邏輯門電路3.4.1

CMOS反相器3.4.2

其它功能的CMOS門電路3.4.3*

高速CMOS門電路3.4.4*CMOS數(shù)字集成電路的系列3.4.5*CMOS數(shù)字集成電路使用注意事項(xiàng)3.4CMOS集成邏輯門電路CMOS邏輯門是互補(bǔ)-金屬-氧化物-半導(dǎo)體場效應(yīng)管門電路的簡稱，它由增強(qiáng)型PMOS管和增強(qiáng)型NMOS管組成，是繼TTL電路之后開發(fā)出來的數(shù)字集成器件。CMOS數(shù)字集成電路分為4000系列和高速系列，我國生產(chǎn)的CC4000系列和國際上4000系列同序號(hào)產(chǎn)品可互換使用。高速CMOS(HCMOS)數(shù)字集成電路主要有54／74HC和54／74HCT兩個(gè)系列，后者可與同序號(hào)的TTL產(chǎn)品互換使用。由于CMOS數(shù)字集成電路具有微功耗和高抗干擾能力等突出優(yōu)點(diǎn)，因此，在中、大規(guī)模數(shù)字集成電路中有著廣泛的應(yīng)用，目前已超越TTL成為占據(jù)市場統(tǒng)治地位的邏輯器件。CMOS邏輯門電路是由N溝道MOSFET和P溝道MOSFET互補(bǔ)而成，通常稱為互補(bǔ)型MOS邏輯電路，簡稱CMOS邏輯電路。3.4.1CMOS反相器圖3.4.1CMOS非門電路1.工作原理

（1）當(dāng)輸入為低電平，即Vi=0V時(shí)，TN截止，TP導(dǎo)通，TN的截止電阻約為500MΩ，TP的導(dǎo)通電阻約為750Ω，所以輸出VO≈VDD，即VO為高電平。

（2）當(dāng)輸入為高電平，即Vi=VDD時(shí)，TN導(dǎo)通，TP截止，TN的導(dǎo)通電阻約為750Ω，TP的截止電阻約為500MΩ，所以輸出VO≈0V，即VO為低電平。所以該電路實(shí)現(xiàn)了非邏輯。。2.電壓傳輸特性圖3.4.2CMOS反相器的傳輸特性

設(shè)CMOS非門的電源電壓VDD=10V，兩管的開啟電壓為VTN=|VTP|=2V。

（1）當(dāng)Vi＜2V，TN截止，TP導(dǎo)通，輸出Vo≈VDD=10V。

（2）當(dāng)2V＜Vi＜5V，TN和TP都導(dǎo)通，但TN的柵源電壓＜TP柵源電壓絕對值，即TN工作在飽和區(qū)，TP工作在可變電阻區(qū)，TN的導(dǎo)通電阻＞TP的導(dǎo)通電阻，所以，這時(shí)VO開始下降，但下降不多，輸出仍為高電平。2.電壓傳輸特性圖3.4.2CMOS反相器的傳輸特性

（3）當(dāng)Vi=5V，TN的柵源電壓=TP柵源電壓絕對值，兩管都工作在飽和區(qū)，且導(dǎo)通電阻相等，所以，Vo=（VDD/2）=5V。

（4）當(dāng)5V＜Vi＜8V，情況與（2）相反，TP工作在飽和區(qū)，TN工作在可變電阻區(qū)，TP的導(dǎo)通電阻＞TN的導(dǎo)通電阻，所以Vo變?yōu)榈碗娖健?/p>

（5）當(dāng)Vi＞8V，TP截止，TN導(dǎo)通，輸出Vo=0V?？梢妰晒茉赩i=VDD/2處轉(zhuǎn)換狀態(tài)，所以CMOS門電路的閾值電壓（或稱門檻電壓）Vth=VDD/2。3.工作速度圖3.4.3CMOS非門帶電容負(fù)載的情況CMOS反相器電路具有互補(bǔ)對稱的性質(zhì)，所以它的開通時(shí)間與關(guān)閉時(shí)間是相等的。電路工作時(shí)總有一個(gè)管子導(dǎo)通，且管子的導(dǎo)通電阻做得較小，充放電的時(shí)間常數(shù)就較小，當(dāng)帶電容負(fù)載時(shí)，給電容充電和放電過程都比較快。CMOS非門的平均傳輸延遲時(shí)間約為10ns。圖3.4.4CMOS與非門電路3.4.2其它功能的CMOS門電路CMOS與非門和或非門電路(1)CMOS與非門電路

當(dāng)輸入端A、B中只要有一個(gè)為低電平時(shí)，就會(huì)使與它相連的NMOS管截止，與它相連的PMOS管導(dǎo)通，輸出為高電平；僅當(dāng)A、B全為高電平時(shí)，才會(huì)使兩個(gè)串聯(lián)的NMOS管都導(dǎo)通，使兩個(gè)并聯(lián)的管都截止，輸出為低電平。

幾個(gè)輸入端的與非門就必須有幾個(gè)NMOS管串聯(lián)和幾個(gè)PMOS管并聯(lián)。(2)CMOS或非門電路圖3.4.5CMOS或非門電路

當(dāng)輸入端A、B中只要有一個(gè)為高電平時(shí)，就會(huì)使與它相連的NMOS管導(dǎo)通，與它相連的PMOS管截止，輸出為低電平；僅當(dāng)A、B全為低電平時(shí)，兩個(gè)并聯(lián)NMOS管都截止，兩個(gè)串聯(lián)的PMOS管都導(dǎo)通，輸出為高電平。n個(gè)NMOS管并聯(lián)和n個(gè)PMOS管串聯(lián)，仿照圖3.4.5的連接方式，就可以做成n個(gè)輸入端的或非門，從而實(shí)現(xiàn)或非邏輯功能：圖3.4.6CMOS與或非門電路2.CMOS與或非門電路

當(dāng)輸入A、B都為高電平時(shí)，T2、T4導(dǎo)通同時(shí)T3、T7截止，輸出低電平；或者當(dāng)C、D都為高電平時(shí)，T6、T8導(dǎo)通同時(shí)T1、T5截止,輸出為低電平；否則，輸出為高電平。實(shí)現(xiàn)了與或非邏輯。3.CMOS異或門電路圖3.4.7CMOS異或門電路前級為或非門，輸出為：后級為與或非門，經(jīng)過邏輯變換，可得

在異或門后面加接一級反相器就成為異或非門。邏輯的功能為：所以異或非門稱為同或門。A⊙B4.輸入、輸出保護(hù)電路和緩沖電路CMOS邏輯門通常接入輸入、輸出保護(hù)電路和緩沖電路，圖中的基本邏輯功能電路可以是前面介紹的反相器、與非門、或非門或者它們的組合等任意一種電路。由于這些緩沖電路具有統(tǒng)一的參數(shù)，使得集成邏輯門電路的輸入和輸出特性，不再因內(nèi)部邏輯不同而發(fā)生變化，從而使電路的性能得到改善。輸入保護(hù)電路輸入電壓在正常范圍內(nèi)(0≤VI≤VDD)，保護(hù)電路不起作用。當(dāng)VI>

(VDD+VDF)或，VI<-VDF

時(shí)，MOS管的柵極電位被限制在-VDF～(VDD+VDF)之間，使柵極的SiO2層不會(huì)被擊穿。如果輸入電平發(fā)生突變時(shí)的過沖電壓超出上述輸入電壓范圍，可能使二極管D1或D2首先被擊穿。當(dāng)過沖時(shí)間較短時(shí)，二極管仍能恢復(fù)工作；當(dāng)過沖時(shí)間較長或過沖電壓很大時(shí)，可能損壞二極管，進(jìn)而使MOS管柵極被擊穿。圖3.4.9輸入保護(hù)電路及緩沖電路(2)CMOS邏輯門的緩沖電路圖3.4.10帶緩沖級的二輸入端與非門電路圖3.4.11帶緩沖電路的CMOS與非門5.CMOS漏極開路門和三態(tài)(TSL)輸出門電路(1)CMOS漏極開路(OD門)OD門與TTL集電極開路門(OC門)對應(yīng)。其特點(diǎn)是可以實(shí)現(xiàn)線與。OD門有多種形式。右圖所示是漏極開路的CMOS與非門的電路圖、邏輯符號(hào)及輸出線與連接圖。注意使用時(shí)必須外接電阻RP，RP的選擇原則等同于OC門中的RP的選擇原則。圖3.4.12漏極開路(OD)與非門電路(2)三態(tài)(TSL)輸出門電路圖3.4.13低電平使能的CMOS三態(tài)非門

當(dāng)=0時(shí)，TP2和TN2同時(shí)導(dǎo)通，TN1和TP1組成的非門正常工作，輸出。

當(dāng)=1時(shí)，TP2和TN2同時(shí)截止，輸出L對地和對電源都相當(dāng)于開路，為高阻狀態(tài)。這是一個(gè)使能端為低電平有效的三態(tài)門。圖3.4.14高電平使能的三態(tài)輸出門電路

當(dāng)使能端EN=1時(shí)，如果A=0，則B=1，C=l，使得TN導(dǎo)通，同時(shí)TP截止，輸出端L=0；如果A=1，則B=0，C=0，使得TN截止，TP導(dǎo)通，輸出端L=1。當(dāng)使能端EN=0時(shí)，不論A的取值為何，都使得B=1，C=0，則TN和TP均截止，電路的輸出端出現(xiàn)開路，既不是低電平，也不是高電平，是高阻工作狀態(tài)。圖3.4.15傳輸門控制的CMOS三態(tài)非門

當(dāng)=0時(shí)，傳輸門導(dǎo)通，輸出L=；當(dāng)=1時(shí)，傳輸門截止，輸出呈現(xiàn)高阻態(tài)。這是一個(gè)使能端為低電平有效的三態(tài)門。

6.CMOS傳輸門

當(dāng)C接高電平VDD，接低電平0V時(shí)，若0V＜Vi＜（VDD-VTN），TN導(dǎo)通；若|VTP|≤Vi≤VDD，TP導(dǎo)通。即Vi在0V～VDD的范圍變化時(shí)，至少有一管導(dǎo)通，輸出與輸入之間呈低電阻，將輸入電壓傳到輸出端，Vo=Vi，相當(dāng)于開關(guān)閉合。

當(dāng)C接低電平0V，接高電平VDD，Vi在0V～VDD的范圍變化時(shí)，TN和TP都截止，輸出呈高阻狀態(tài)，輸入電壓不能傳到輸出端，相當(dāng)于開關(guān)斷開。圖3.4.17傳輸門構(gòu)成的數(shù)據(jù)選擇器

由于CMOS傳輸門的傳輸延遲時(shí)間短、結(jié)構(gòu)簡單，除了作為傳輸模擬信號(hào)的開關(guān)外，也用于各種邏輯電路的基本單元電路，例如數(shù)據(jù)選擇／分配器、觸發(fā)器等。用CMOS傳輸門構(gòu)成的2選1數(shù)據(jù)選擇器如圖3.4.17所示。當(dāng)控制端C=0時(shí)，輸入端X的信號(hào)被傳到輸出端，L=X；而當(dāng)C=1時(shí)，L=Y。3.4.3*

高速CMOS門電路HC系列只用于CMOS邏輯的系統(tǒng)中，并可用2V～6V的電源，即使采用5V電源，HC器件也不能與TTL門電路兼容。HC門電路使用CMOS輸入電平。當(dāng)用5V電源時(shí)，HC門電路的最小輸入高電平VIH(min)=3.5V，最大輸入低電平VIL(max)=1.5V；HC門電路的最小輸出高電平VOH(min)=3.84V，最大輸出低電平VOL(max)=0.33V，而TTL器件的輸出高電平為2.4V～3.5V，所以HC門電路不能與TTL門電路兼容。HCT系列門電路可直接與TTL門電路互換。HCT系列門電路也使用CMOS門電路輸人電平。當(dāng)用5V電源時(shí)，HCT系列門電路的最小輸入高電平VIH(min)=2.0V，最大輸入低電平VIL(max)=0.8V；HCT門電路的最小輸出高電平VOH(min)=3.84V，最大輸出低電平VOL(max)=0．33V。與TTL門電路的輸出電平完全匹配，故可直接與TTL門電路互換(TTL用5V電源)。HC、HCT系列的傳輸特性3.4.4*CMOS數(shù)字集成電路的系列1.CMOS數(shù)字集成電路系列(1)CMOS4000系列

電源電壓為3～18V，具有功耗低、噪聲容限大、扇出系數(shù)大等優(yōu)點(diǎn)，已得到普遍使用。缺點(diǎn)是工作速度較低，平均傳輸延遲時(shí)間為幾十納秒，最高工作頻率小于5MHz，驅(qū)動(dòng)能力差。(2)高速CMOS電路(HCMOS)系列

平均傳輸延遲時(shí)間小于10ns，最高工作頻率可達(dá)50MHz。高速CMOS電路主要有54系列和74系列兩大類，其電源電壓范圍為2～6V。表3.4.2HCMOS電路54系列和74系列工作溫度的對比參數(shù)54系列74系列最小一般最大最小一般最大工作溫度/oC-5525125-4025852.CMOS4000系列和HCMOS系列的比較表3.4.3CMOS4000系列和HCOMS系列參數(shù)比較系列名稱CMOS400054HC/74HC工作電壓/V55平均功耗/mW5×10-35×10-3平均傳輸延遲時(shí)間(每門)/ns458最高工作頻率/MHz550噪聲容限/V22輸出電流/mA0.514輸入電阻/Ω101210123.CMOS數(shù)字集成電路的特點(diǎn)(1)功耗低靜態(tài)功耗為10μW，而LSTTL為2mW。

(2)電源電壓范圍寬CMOS4000系列電源電壓為3～18V，HCMOS為2～6V。這給電路電源電壓的選擇帶來了方便。如果采用4.5～5.5V電壓，則與LSTTL可以共用同一電源。

(3)噪聲容限大CMOS非門的高、低電平噪聲容限均達(dá)到0.45VDD，其他CMOS門電路的噪聲容限一般也大于0.3VDD

，且電源電壓越大，其抗干擾能力越強(qiáng)。CMOS電路的噪聲容限比TTL電路大得多。

(4)邏輯擺幅大MCMOS數(shù)字集成電路輸出的高電平VOH>0.9VDD，接近于電源電壓VDD，而輸出的低電平VoL≤0.01VDD

，又接近于0V。因此，輸出邏輯電平幅度的變化接近電源電壓VDD。電源電壓越高，邏輯擺幅(即高、低電平之差)越大。

(5)輸入阻抗高在正常電壓范圍內(nèi)，輸入阻抗可達(dá)1010～1012Ω。

(6)扇出系數(shù)大CMOS電路有極高的輸入阻抗，故其扇出系數(shù)很大，一般額定扇出系數(shù)可達(dá)50。但必須指出的是，扇出系數(shù)是指驅(qū)動(dòng)CMOS電路的個(gè)數(shù)，若就灌電流負(fù)載能力和拉電流負(fù)載能力而言，CMOS電路是遠(yuǎn)遠(yuǎn)低于TTL電路的負(fù)載電流的。3.4.5*CMOS數(shù)字集成電路使用注意事項(xiàng)1．防止靜電(1)盡量不要用手接觸CMOS電路的引腳。

(2)宜用20W的內(nèi)熱式電烙鐵且外殼應(yīng)接地。焊接時(shí)間不要超過5s。操作時(shí)，應(yīng)避免穿戴易生靜電的衣褲及手套等。

(3)不用的CMOS集成電路，應(yīng)用錫紙將全部引腳短路后包裝存放。

(4)更換集成電路時(shí)應(yīng)先切斷電源。

(5)在存儲(chǔ)、攜帶或運(yùn)輸CMOS器件和焊裝有MOS器件的半成品印制板的過程中，應(yīng)