第 5 章 存儲(chǔ)器及應(yīng)用技術(shù)

第5章存儲(chǔ)器及應(yīng)用技術(shù)5.1存儲(chǔ)器概述5.2典型半導(dǎo)體存儲(chǔ)器5.3內(nèi)存儲(chǔ)系統(tǒng)設(shè)計(jì)5.480x86存儲(chǔ)系統(tǒng)簡(jiǎn)介5.5內(nèi)存5.6外存5.7簡(jiǎn)單存儲(chǔ)系統(tǒng)Proteus仿真設(shè)計(jì)示例5.1存儲(chǔ)器概述

存儲(chǔ)器（Memory）是計(jì)算機(jī)系統(tǒng)中的“記憶”設(shè)備，用來(lái)存放程序和數(shù)據(jù)。計(jì)算機(jī)中的全部信息，包括輸入的原始數(shù)據(jù)、計(jì)算機(jī)程序、中間運(yùn)行結(jié)果和最終運(yùn)行結(jié)果，都保存在存儲(chǔ)器中，可以通過控制器發(fā)出的命令對(duì)存儲(chǔ)器進(jìn)行讀寫操作。5.1.1主存儲(chǔ)器及存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)在高性能的計(jì)算機(jī)系統(tǒng)中，存儲(chǔ)器是一個(gè)層次式的存儲(chǔ)體系。1．主存儲(chǔ)器基本結(jié)構(gòu)主存儲(chǔ)器基本結(jié)構(gòu)如圖5-1所示，圖中顯示了主存儲(chǔ)器與CPU的連接和信息流通的通道。2．層次結(jié)構(gòu)現(xiàn)代微機(jī)系統(tǒng)中存儲(chǔ)器的典型層次結(jié)構(gòu)如圖5-2所示。呈塔形，越向上，存儲(chǔ)器的存取速度越快，訪問頻率越高；存儲(chǔ)器的價(jià)格也越高，系統(tǒng)容量越小。反之，訪問頻率低、存取速度慢，但容量較大。微機(jī)系統(tǒng)一般采用內(nèi)部寄存器組、高速緩沖存儲(chǔ)器、主存儲(chǔ)器和輔助存儲(chǔ)器4級(jí)存儲(chǔ)結(jié)構(gòu)來(lái)組成整個(gè)存儲(chǔ)系統(tǒng)，以滿足各種軟件對(duì)時(shí)間和空間的需求。CPU中的寄存器位于頂端，它具有最快的存取速度，但數(shù)量極為有限，向下依次是CPU內(nèi)部的高速緩沖存儲(chǔ)器、主板上的高速緩沖存儲(chǔ)器、主存儲(chǔ)器、輔助存儲(chǔ)器和大容量輔助存儲(chǔ)器。位于底部的存儲(chǔ)設(shè)備，其容量最大，價(jià)格最低，但速度最慢3．虛擬存儲(chǔ)器在主存儲(chǔ)器已經(jīng)確定的情況下，為了解決在多用戶分時(shí)系統(tǒng)運(yùn)行時(shí)競(jìng)爭(zhēng)主存儲(chǔ)器空間的矛盾，必須擴(kuò)大使用的存儲(chǔ)空間，虛擬存儲(chǔ)技術(shù)應(yīng)運(yùn)而生。虛擬存儲(chǔ)技術(shù)就是將存儲(chǔ)系統(tǒng)的一部分輔助存儲(chǔ)器（如硬盤）與主存儲(chǔ)器組合起來(lái)并視為一個(gè)整體，對(duì)兩者的存儲(chǔ)空間進(jìn)行統(tǒng)一編址，形成邏輯地址空間。采用軟硬件結(jié)合的措施，將外存邏輯地址空間自動(dòng)轉(zhuǎn)換為主存儲(chǔ)器的物理地址，將程序代碼自動(dòng)由外存分段調(diào)入或調(diào)出主存儲(chǔ)器，主存儲(chǔ)器成為CPU當(dāng)前正在使用程序和數(shù)據(jù)的一個(gè)區(qū)域。這樣，對(duì)用戶來(lái)說(shuō)，允許使用的地址空間不再受主存儲(chǔ)器空間的限制。5.1.2存儲(chǔ)器分類及特點(diǎn)

根據(jù)存儲(chǔ)器元件在計(jì)算機(jī)中所處的位置、存儲(chǔ)介質(zhì)和信息存取方式等，存儲(chǔ)器有多種分類方法。

1．按所處位置分類

根據(jù)存儲(chǔ)器在計(jì)算機(jī)中的位置不同，可以把存儲(chǔ)器分為內(nèi)部寄存器組、主存儲(chǔ)器、輔助存儲(chǔ)器

和高速緩沖存儲(chǔ)器。

（1）內(nèi)部寄存器組

內(nèi)部寄存器組位于CPU內(nèi)部，存取速度和CPU相當(dāng)，其數(shù)量有限，常用來(lái)存放最近要用到的程

序和數(shù)據(jù)或者存放運(yùn)算產(chǎn)生的中間結(jié)果。

（2）主存儲(chǔ)器

主存儲(chǔ)器簡(jiǎn)稱內(nèi)存或主存，其讀取速度比CPU慢，由半導(dǎo)體器件構(gòu)成，容量較小，但價(jià)格相對(duì)

較高。計(jì)算機(jī)運(yùn)行時(shí)，CPU需要執(zhí)行的各種程序及操作的數(shù)據(jù)必須調(diào)入主存。

（3）輔助存儲(chǔ)器

輔助存儲(chǔ)器，也叫外存儲(chǔ)器（簡(jiǎn)稱外存），屬于輸入輸出外部設(shè)備，不能被CPU直接訪問。通常

采用表面存儲(chǔ)方式存放信息，常見的磁盤、光盤、磁帶都采用該方式。外存具有容量大、價(jià)格低等優(yōu)點(diǎn)，但存取速度較慢。常用來(lái)存放一些暫時(shí)不使用的程序、數(shù)據(jù)和文件，或者一些需要永久保存的程序、數(shù)據(jù)和文件。

CPU要訪問外存中的信息時(shí)，需要把外存信息事先調(diào)入主存才能被訪問，這樣使得主存與外存

要進(jìn)行頻繁的數(shù)據(jù)交換。早期的這種交換過程由程序員來(lái)處理，而現(xiàn)在計(jì)算機(jī)通過輔助的硬件及存儲(chǔ)管理軟件來(lái)完成。在交換過程中，主存與外存被看成一個(gè)虛擬的存儲(chǔ)器，編程的時(shí)候使用一種虛擬地址；訪問的時(shí)候需要把虛擬地址轉(zhuǎn)換成對(duì)應(yīng)的物理地址，如果訪問的數(shù)據(jù)不在主存中，則由這些輔助硬件及存儲(chǔ)管理軟件把數(shù)據(jù)調(diào)入主存再進(jìn)行訪問。

（4）高速緩沖存儲(chǔ)器

高速緩沖存儲(chǔ)器位于CPU內(nèi)部（一級(jí)緩存）及CPU與主存之間（二級(jí)緩存）。其存取速度與CPU工作速度相當(dāng)，但容量遠(yuǎn)小于主存。增加高速緩沖存儲(chǔ)器的目的是減少對(duì)主存的訪問次數(shù)，從而提高CPU的執(zhí)行速度。CPU讀取指令或操作數(shù)時(shí)，首先訪問高速緩沖存儲(chǔ)器，若指令或數(shù)據(jù)在其中則立即讀取，否則訪問主存。如果設(shè)計(jì)得當(dāng)，訪問的命中率（當(dāng)指令或操作數(shù)在高速緩沖存儲(chǔ)器中時(shí)，稱為“命中”）可以高達(dá)99%。由于高速緩沖存儲(chǔ)器容量較小，這使得其價(jià)格相對(duì)增加不多，從而緩解了速度與成本之間的矛盾。2．按存儲(chǔ)器的性質(zhì)分類

（1）RAM

RAM即隨機(jī)存儲(chǔ)器或讀/寫存儲(chǔ)器，信息可以根據(jù)需要隨時(shí)寫入或讀出。

根據(jù)RAM的結(jié)構(gòu)和功能的不同，可將其分為兩種類型，即動(dòng)態(tài)RAM和靜態(tài)RAM。

①動(dòng)態(tài)RAM（DynamicRAM，DRAM）。

一般由MOS型半導(dǎo)體存儲(chǔ)器件構(gòu)成，最簡(jiǎn)單的存儲(chǔ)形式以單個(gè)MOS管為基本單元，以極間的分布電容是否持有電荷作為信息的存儲(chǔ)手段，其結(jié)構(gòu)簡(jiǎn)單，集成度高。但是，如果不及時(shí)進(jìn)行刷新，極間電容中的電荷會(huì)在很短的時(shí)間內(nèi)自然泄漏，致使信息丟失。因此，必須為其配備專門的刷新電路。由于DRAM芯片的集成度高、價(jià)格低廉，因此多用在存儲(chǔ)容量較大的系統(tǒng)中。目前，微型計(jì)算機(jī)中的主存大都是由DRAM構(gòu)成的。

②靜態(tài)RAM（StaticRAM，SRAM）。

它以觸發(fā)器為基本存儲(chǔ)單元，只要不掉電，其所存信息就不會(huì)丟失。該類芯片的集成度不如DRAM，功耗也比DRAM高，但它的速度比DRAM快，也不需要刷新電路。在構(gòu)建小容量的存儲(chǔ)系統(tǒng)時(shí)一般選用SRAM。在微型計(jì)算機(jī)中普遍用SRAM構(gòu)成高速緩沖存儲(chǔ)器。

（2）ROM

ROM又稱只讀存儲(chǔ)器，在一般情況下只能讀出所存信息，不能重新寫入。信息的寫入要通過工廠的制造環(huán)節(jié)或采用特殊的編程方法進(jìn)行。信息一旦寫入，能長(zhǎng)期保存，掉電不丟失，因此，ROM屬于非易失性存儲(chǔ)器件。一般用它來(lái)存放固定的程序或數(shù)據(jù)。

ROM根據(jù)結(jié)構(gòu)組成不同，可分為以下5種。

①掩膜式（Masked）ROM：簡(jiǎn)稱ROM。該類芯片通過工廠的掩膜制作，已將信息存儲(chǔ)在芯片中，出廠后不可更改。

②可編程（Programmable）ROM：簡(jiǎn)稱PROM。該類芯片允許用戶進(jìn)行一次性編程，此后不能進(jìn)行更改。

③可擦寫（Erasable）PROM：簡(jiǎn)稱EPROM。一般指可用紫外光擦除的PROM。該類芯片允許用戶多次編程和擦除。擦除時(shí)，可以通過向芯片窗口照射紫外光的方法進(jìn)行。

④電擦寫（ElectricallyErasable）PROM：簡(jiǎn)稱EEPROM，也稱E2PROM。該類芯片允許用戶多次編程和擦除。擦除時(shí)，可采用上電方法在線進(jìn)行。

⑤閃存（FlashMemory）：是一種新型的大容量、高速度、電可擦除的可編程只讀存儲(chǔ)器。人們最常用的閃存是USB閃存盤，簡(jiǎn)稱U盤，其特點(diǎn)是小巧便于攜帶、存儲(chǔ)容量大、價(jià)格便宜。U盤通過USB接口與計(jì)算機(jī)交換信息，將U盤直接插到機(jī)箱前面板或后面的USB接口上，系統(tǒng)就會(huì)自動(dòng)識(shí)別。3．按制造工藝分類按制造工藝的不同，可將半導(dǎo)體存儲(chǔ)器分為雙極（Bipolar）型和MOS（Metal-Oxide-Semiconductor，金屬氧化物半導(dǎo)體）型兩類。（1）雙極型雙極型由TTL（Transistor-TransistorLogic，晶體管—晶體管邏輯）電路構(gòu)成。該類存儲(chǔ)器工作速度快，但集成度低、功耗大、價(jià)格偏高。（2）MOS型MOS型有多種制作工藝，如NMOS（N溝道MOS）、HMOS（高密度MOS）、CMOS（互補(bǔ)型MOS）、CHMOS（高速CMOS）等。該類存儲(chǔ)器的特點(diǎn)是集成度高、功耗低、價(jià)格便宜，但速度較雙極型存儲(chǔ)器慢5.1.3存儲(chǔ)器的主要性能參數(shù)1．存儲(chǔ)容量存儲(chǔ)容量是指存儲(chǔ)器可容納的二進(jìn)制信息。微機(jī)中存儲(chǔ)器以字節(jié)為基本存儲(chǔ)單元，容量常用存儲(chǔ)的字節(jié)數(shù)來(lái)表示。常用單位有B、KB、MB、GB、TB等。需要注意，內(nèi)存最大容量和內(nèi)存實(shí)際裝機(jī)容量是兩個(gè)不同的概念。內(nèi)存最大容量由系統(tǒng)地址總線決定，而內(nèi)存實(shí)際裝機(jī)容量是指計(jì)算機(jī)中實(shí)際內(nèi)存的大小。而目前內(nèi)存的實(shí)際裝機(jī)容量一般為4GB～16GB。內(nèi)存允許的最大容量是為其擴(kuò)展提供條件。2．存取速度存取速度可以用存取時(shí)間或存取周期來(lái)描述。存取時(shí)間是啟動(dòng)一次存儲(chǔ)器操作到完成該操作所需時(shí)間；存取周期為兩次存儲(chǔ)器訪問所需的最小時(shí)間間隔。存取速度取決于內(nèi)存的具體結(jié)構(gòu)及工作機(jī)制。總體上，SRAM速度最快，DRAM其次，ROM的速度最慢。3．可靠性可靠性是指對(duì)電磁場(chǎng)及溫度變換的抗干擾能力，通常用MTBF（MeanTimeBetweenFailures，平均故障間隔時(shí)間）來(lái)衡量。MTBF越大，可靠性越高。4．性價(jià)比性能主要包括存儲(chǔ)容量、存取速度和可靠性3項(xiàng)指標(biāo)。性價(jià)比是一項(xiàng)綜合性指標(biāo)，對(duì)不同用途的存儲(chǔ)器要求不同。例如，對(duì)外存，要求存儲(chǔ)容量大、價(jià)格低；對(duì)高速緩存，則要求速度快，但價(jià)格可稍高。在滿足性能要求的條件下，應(yīng)選取性價(jià)比高的存儲(chǔ)器。5.2典型半導(dǎo)體存儲(chǔ)器計(jì)算機(jī)中配置的內(nèi)部存儲(chǔ)器由半導(dǎo)體介質(zhì)存儲(chǔ)器組成，主要有隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器。5.2.1隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器（RAM）在計(jì)算機(jī)運(yùn)行時(shí)用來(lái)存儲(chǔ)臨時(shí)性信息，在任何時(shí)候都可以對(duì)其進(jìn)行讀寫。RAM通常被作為操作系統(tǒng)或其他正在運(yùn)行程序的臨時(shí)存儲(chǔ)介質(zhì)。RAM在斷電以后，保存在其上的數(shù)據(jù)會(huì)自動(dòng)丟失。RAM可以進(jìn)一步分為靜態(tài)RAM（SRAM）和動(dòng)態(tài)RAM（DRAM）兩大類SRAM的工作過程分為以下3個(gè)步驟。①保持。X線平時(shí)處于低電平，使門控管Q5、Q6截止，切斷觸發(fā)器與位數(shù)據(jù)線D、D的聯(lián)系，觸發(fā)器保持原來(lái)狀態(tài)不變。②寫操作。被選中的存儲(chǔ)單元的X線為高電平，使門控管Q5、Q6導(dǎo)通。寫“1”時(shí)，位數(shù)據(jù)線D=1、D=0，迫使Q2導(dǎo)通，Q為低電平，經(jīng)交叉反饋使Q1管截止，Q為高電平（“1”），并維持這個(gè)狀態(tài)，觸發(fā)器處于“1”狀態(tài)；寫“0”，則反之。③讀操作。被選中的存儲(chǔ)單元的X線為高電平，使門控管Q5、Q6導(dǎo)通。假定兩邊位線的負(fù)載是平衡的，則Q1、Q點(diǎn)電位就可分別通過Q5、Q6傳送到位數(shù)據(jù)線D、D上，即被讀出。

RAM2114：RAM2114為1K×4bit的SRAMA0～A9為地址碼輸入端，I/O0～I(xiàn)/O3為數(shù)據(jù)輸入輸出端，CS為片選端，R/W為讀/寫控制端。當(dāng)CS=1時(shí)，芯片未選中，此時(shí)I/O為高阻態(tài)；當(dāng)CS=0時(shí)，芯片被選中，這時(shí)數(shù)據(jù)可以從I/O端輸入輸出。若R/W=0，則為數(shù)據(jù)輸入（由CPU寫入數(shù)據(jù)），即把I/O端的數(shù)據(jù)存入由A0～A9所決定的某存儲(chǔ)單元里。若R/W=1，則為數(shù)據(jù)輸出，即把由A0～A9所決定的某一存儲(chǔ)單元的內(nèi)容送到I/O端，供CPU讀取。2．DRAM（1）存儲(chǔ)單元電路結(jié)構(gòu)DRAM電路結(jié)構(gòu)簡(jiǎn)單，圖5-5是由單管構(gòu)成的基本動(dòng)態(tài)位存儲(chǔ)電路，它也是目前高集成度存儲(chǔ)芯片所采用的存儲(chǔ)單元電路。該存儲(chǔ)單元由一個(gè)MOS管和一個(gè)與源極相連的電容器C構(gòu)成。在該電路中，存放的信息是“1”還是“0”，取決于電容器C中的電荷。電容器C中有電荷時(shí)為“1”，無(wú)電荷時(shí)為“0”。MN4164：圖5-6所示為MN4164的引腳圖和功能表，該芯片是一個(gè)64K×1bit的DRAM芯片。A0～A7為地址輸入線；RAS為行地址選通信號(hào)線，兼片選信號(hào)作用（整個(gè)讀寫周期，RAS一直處于有效狀態(tài)）；CAS為列地址選通信號(hào)線；WE為讀/寫控制信號(hào)，WE=0時(shí)為寫控制有效，WE=1時(shí)為讀控制有效；

Di為1位數(shù)據(jù)輸入線；

Do為1位數(shù)據(jù)輸出線。5.2.2只讀存儲(chǔ)器在制造只讀存儲(chǔ)器（ROM）的時(shí)候，信息（數(shù)據(jù)或程序）被存入并永久保存。ROM一般用于存放計(jì)算機(jī)的基本程序和數(shù)據(jù)，如BIOSROM。其一般是雙列直插封裝（DualIn-linePackage，DIP）的集成塊。1．ROM的結(jié)構(gòu)ROM的特點(diǎn)是信息存入以后，在電路的工作過程中，信息只能被讀取，不能被隨意改寫。（1）ROM存儲(chǔ)單元圖5-10所示是雙極型熔絲性ROM存儲(chǔ)單元電路。該電路中，晶體管的射極串接可熔性金屬絲，若金屬絲導(dǎo)通，位信息為“0”；若金屬絲熔斷，位信息為“1”。出廠時(shí)所有位的金屬絲均為完整狀態(tài)。由于用戶只能一次編程寫入信息，因此ROM通常也稱為可編程只讀存儲(chǔ)器（PROM）。（2）ROM內(nèi)部邏輯結(jié)構(gòu)5.3內(nèi)存儲(chǔ)系統(tǒng)設(shè)計(jì)

利用存儲(chǔ)芯片進(jìn)行存儲(chǔ)系統(tǒng)設(shè)計(jì)時(shí)，主要完成的工作包括：確定存儲(chǔ)器結(jié)構(gòu)、存儲(chǔ)器地址分配及譯碼、存儲(chǔ)器與CPU的接口及編程。

5.3.1確定存儲(chǔ)器結(jié)構(gòu)

1．存儲(chǔ)器結(jié)構(gòu)的選擇

首先要根據(jù)應(yīng)用系統(tǒng)的要求確定ROM和RAM的存儲(chǔ)容量。系統(tǒng)軟件或經(jīng)常使用的控制程序，一般應(yīng)固化在ROM中；程序運(yùn)行中需要處理的臨時(shí)數(shù)據(jù)，應(yīng)暫存在RAM中；容量較大的文檔及數(shù)據(jù)庫(kù)信息，應(yīng)存放在輔助存儲(chǔ)器中（如U盤、硬盤）。

2．存儲(chǔ)芯片組合方式根據(jù)計(jì)算機(jī)系統(tǒng)的要求，內(nèi)存具有不同容量與位數(shù)的要求。為了滿足這種要求，通常采用以下3種方式進(jìn)行擴(kuò)展。（1）位擴(kuò)展（2）容量擴(kuò)展（3）位與容量同時(shí)擴(kuò)展5.3.2存儲(chǔ)器地址分配及譯碼1．存儲(chǔ)器地址分配一個(gè)實(shí)際存儲(chǔ)系統(tǒng)一般需要由多個(gè)芯片組成，而這些芯片的容量和結(jié)構(gòu)往往不盡相同。在給定存儲(chǔ)芯片后，需要對(duì)每個(gè)芯片或每組芯片進(jìn)行地址分配，為它們劃分地址范圍，才能進(jìn)行與CPU連接的接口電路設(shè)計(jì)。進(jìn)行存儲(chǔ)器地址分配，通?？砂聪铝胁襟E進(jìn)行。①定義系統(tǒng)地址空間。根據(jù)需求和所建存儲(chǔ)系統(tǒng)的容量，明確其地址范圍。②芯片分組。按照芯片的型號(hào)，對(duì)它們進(jìn)行分組。③芯片地址分配。根據(jù)芯片的編址單元數(shù)目及其在存儲(chǔ)系統(tǒng)中的位置，為每個(gè)芯片或每組芯片分配地址范圍。④劃分地址線。地址線可以分為片內(nèi)地址線和片選地址線兩種。2．地址譯碼

CPU要對(duì)存儲(chǔ)單元進(jìn)行訪問，首先要通過譯碼器選擇存儲(chǔ)芯片，即進(jìn)行片選，然后在被選中的芯片中選擇所需要訪問的存儲(chǔ)單元。下面介紹3種片選控制方法。（1）全譯碼法除去與存儲(chǔ)芯片直接相連的低位地址總線之外，將剩余的地址總線全部送入“片選地址譯碼器”（2）部分譯碼法除去與存儲(chǔ)芯片直接相連的低位地址總線之外，剩余的部分不全部參與譯碼的方法稱為部分譯碼法。（3）線選法在剩余的高位地址總線中，任選一位作為片選信號(hào)直接與存儲(chǔ)芯片的CS引腳相連，這種方法稱為線選法。其特點(diǎn)是無(wú)須譯碼器，缺點(diǎn)是有較多的“地址重疊區(qū)”?！纠?-1】由2114RAM（1K×4bit）組成的存儲(chǔ)器如圖5-19所示，確定圖示電路存儲(chǔ)器的容量及地址范圍。5.3.4簡(jiǎn)單存儲(chǔ)子系統(tǒng)的設(shè)計(jì)下面以Intel2716和2114存儲(chǔ)芯片為例，說(shuō)明一般存儲(chǔ)系統(tǒng)的設(shè)計(jì)方法和步驟。

可根據(jù)存儲(chǔ)芯片的性能、引腳參數(shù)及所使用CPU的引腳功能等，參考下列設(shè)計(jì)方法。設(shè)計(jì)要求如下。使用Intel2716（2K×8bit）和2114（1K×4bit）為8位微型計(jì)算機(jī)設(shè)計(jì)一個(gè)有8KBROM和4KBRAM的存儲(chǔ)系統(tǒng)。要求ROM安排在從0000H開始連續(xù)的地址空間，RAM安排在從8000H開始的地址空間。設(shè)計(jì)步驟如下。（1）地址空間分配確定需要使用的芯片數(shù)量，并進(jìn)行地址空間分配。根據(jù)要求，需用4片Intel2716（8KB/2KB=4）和8片2114（4KB/1KB×2=8）。注意到芯片存儲(chǔ)容量中的1KB=1024B=400HB，2KB=2048B=800HB，芯片存儲(chǔ)地址空間分配如圖5-20所示。（2）確定片內(nèi)地址及片選地址Intel2716為2K×8bit，片內(nèi)尋址應(yīng)使用11位，即A10～A0；

2114為1K×4bit，片內(nèi)尋址應(yīng)使用10位，即A9～A0。根據(jù)設(shè)計(jì)要求，找出各芯片的所有存儲(chǔ)單元高位地址的共同特征，

（3）確定片選信號(hào)表達(dá)式的譯碼電路用電路實(shí)現(xiàn)上面的邏輯表達(dá)式可以有多種方案。8個(gè)邏輯表達(dá)式中都含有A14、A13，在采用小規(guī)模集成譯碼器方案時(shí)可將A14、A13作為譯碼器的使能控制，從而減少直接參加譯碼的信號(hào)數(shù)目，降低對(duì)譯碼器的要求。方案：用1片三八線譯碼器，外加一些門電路實(shí)現(xiàn)。如圖5-21，僅用1片74LS138，對(duì)A15、A12、A11譯碼。這樣，可直接產(chǎn)生各片2716的片選信號(hào)，但是另外4個(gè)輸出不能直接作為2114的片選信息，因?yàn)樽g碼輸出中沒有包含A10的作用。為此，將其中2個(gè)輸出Y4、Y5分別和A10、A10進(jìn)行“負(fù)邏輯與”運(yùn)算，這樣就產(chǎn)生了2114的片選信號(hào)

（4）畫出存儲(chǔ)子系統(tǒng)的總圖在確定了片選信號(hào)的產(chǎn)生方案后，將各存儲(chǔ)芯片與系統(tǒng)地址總線、數(shù)據(jù)總線及讀/寫等控制信號(hào)連接，如圖5-21所示。5.480x86存儲(chǔ)系統(tǒng)簡(jiǎn)介5.4.1并行存儲(chǔ)器并行存儲(chǔ)器是在一個(gè)周期內(nèi)可以并行讀出多個(gè)字的存儲(chǔ)器。在現(xiàn)代的計(jì)算機(jī)中，采用的多體交叉并行存儲(chǔ)器便是并行存儲(chǔ)器的一種，其設(shè)計(jì)思想是物理上將主存分成多個(gè)模塊，每個(gè)模塊都彼此獨(dú)立，并且允許在任意時(shí)刻對(duì)多個(gè)模塊進(jìn)行獨(dú)立讀或?qū)憽Ｍㄟ^模塊并行工作，可達(dá)到提高主存的整體速度1．編址方式2．存儲(chǔ)器與80x86CPU的連接3．工作原理5.5內(nèi)存內(nèi)存（即主存）由若干大容量DRAM芯片設(shè)計(jì)而成，并組裝在一個(gè)條形印制電路板上，使用時(shí)只需將它插進(jìn)主板的內(nèi)存插座。內(nèi)存是計(jì)算機(jī)的主要部件，其規(guī)格和質(zhì)量對(duì)系統(tǒng)性能的影響很大。5.5.1DDR內(nèi)存DDR是DoubleDataRateSDRAM的縮寫，即雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器。1．封裝形式DDR內(nèi)存按封裝形式可分以下兩類。①單列直插內(nèi)存（SingleIn-lineMemoryModule，SIMM），與32位CPU配合使用。②雙列直插內(nèi)存（DoubleIn-lineMemoryModule，DIMM），與64位CPU配合使用。2．內(nèi)存帶寬①DDR的時(shí)鐘頻率有100MHz、133MHz、166MHz、200MHz、266MHz等幾種，DDR的工作電壓為2.5V，184線，常見容量有128MB、256MB、512MB。3．技術(shù)指標(biāo)內(nèi)存的技術(shù)指標(biāo)如下。①容量：以字節(jié)為單位的存儲(chǔ)單元的數(shù)量。每種內(nèi)存都有多種容量規(guī)格，可以根據(jù)計(jì)算機(jī)主板可承受的容量和實(shí)際需要的容量進(jìn)行配置。②線數(shù)：內(nèi)存與主板插接時(shí)有多少個(gè)接觸點(diǎn)。SDRAM為168線，DDR為184線，DDR2和DDR3為240線，DDR4已達(dá)284線。③時(shí)鐘頻率：內(nèi)存芯片的基本工作頻率。④數(shù)據(jù)傳輸頻率：芯片每個(gè)引腳上傳輸數(shù)據(jù)的速率（在芯片型號(hào)標(biāo)識(shí)中顯示）。⑤數(shù)據(jù)寬度：內(nèi)存同時(shí)傳輸數(shù)據(jù)的位數(shù)，多為64位。⑥帶寬：內(nèi)存每秒能傳輸?shù)臄?shù)據(jù)總量。⑦工作電壓：SDRAM工作電壓為3.3V