數(shù)字電子練習題資料資料

數(shù)字電子技術基礎習題-第一部分門電路一、填空題1.數(shù)字集成電路按開關元件不同，可分為TTL集成電路和CMOS集成電路兩大類。2.數(shù)字電路中的三種基本邏輯門電路是與門、或門、非門。EN＆▽YAB圖1填空題5用圖3.三態(tài)門是在普通門的基礎上增加控制電路構(gòu)成的，它的三種輸出狀態(tài)是高電平、EN＆▽YAB圖1填空題5用圖4.與門、與非門的閑置輸入端應接高電平；或門、或非門的閑置輸入端應接低電平。5.圖1所示三態(tài)門在時，Y的輸出狀態(tài)是高阻態(tài)。6.利用TTL與非門實現(xiàn)輸出線與應采用OC門，實現(xiàn)總線傳輸應采用三態(tài)門。7.圖2為幾種常見邏輯門電路的邏輯符號，試分別寫出其名稱和邏輯表達式。＆＆ABY(a)YAB＆YAB≥1(d)(c)圖2填空題7用圖1AY(b)名稱邏輯表達式名稱邏輯表達式（a）與門Y=AB；（b）非門；（c）與非門；（d）或非門。8.當決定某一件事情的多個條件中有一個或一個以上具備時，該件事情就會發(fā)生，這種關系稱為或邏輯關系。二、選擇題1.下列幾種邏輯門中，能用作反相器的是C。A.與門B.或門C.與非門2.下列幾種邏輯門中，不能將輸出端直接并聯(lián)的是B。A.三態(tài)門B.與非門C.OC門3.TTL與非門的輸入端在以下四種接法中，在邏輯上屬于輸入高電平的是C。A.輸入端接地B.輸入端接同類與非門的輸出電壓0.3VC.輸入端經(jīng)10kΩ電阻接地D.輸入端經(jīng)51Ω電阻接地4.TTL與非門的輸入端在以下4種接法中，在邏輯上屬于輸入低電平的是D。A.輸入端經(jīng)10kΩ電阻接地B.輸入端接同類與非門的輸出電壓3.6VC.輸入端懸空D.輸入端經(jīng)51Ω電阻接地5.邏輯電路如圖3所示，該電路實現(xiàn)的邏輯關系為C。A.B.C.D.6.圖4為TTL邏輯門，其輸出Y為D。A.B.C.D.圖5選擇題7用圖A圖5選擇題7用圖AB＆＆≥1Y1Y51ΩABC圖4選擇題6用圖圖3選擇題5用圖YAB1＆7.圖5電路實現(xiàn)的邏輯功能是C。A.B.C.D.8.門電路使用時需要外接負載電阻和電源的是D。A.與門B.與非門C.異或門D.OC門9.以下各種接法不正確的是D。A.與非門閑置輸入端接1B.或非門閑置輸入端接地C.TTL與非門閑置輸入端懸空D.CMOS門閑置輸入端懸空10.圖6中能實現(xiàn)功能的TTL門是B。YYAB+5V＆YAB(B)(A)(C)圖6選擇題10用圖YA＆11.圖7中，能實現(xiàn)的邏輯門是C。YYA＆(B)(A)(C)圖7選擇題11用圖YAB≥1(D)Y=1ABABY=112.圖8中電路連接和給定邏輯功能都正確的是C。圖8圖8選擇題12用圖(D)RLVCCYABCD＆＆＆YAB≥1YAB≥1(B)(A)(C)AYBVCC畫圖題先寫出圖12所示各門電路的邏輯表達式，再根據(jù)輸入信號A、B的波形，對應畫出各個門的輸出波形。AABY1Y2=1Y3Y4圖12題六用圖Y3ABAY11＆Y2B0＆ABY4=1解：YY1=AYY2=1YY3=A+BYY4=AB+AB波形如圖12第二部分組合邏輯電路一、填空題1.邏輯代數(shù)的三種基本邏輯運算是與、或和非，在電路上，分別用與門、或門和非門來實現(xiàn)。2.邏輯變量和邏輯函數(shù)的取值只有0和1兩種可能。3.邏輯函數(shù)的表示方法有真值表、邏輯表達式、邏輯圖、波形圖、卡諾圖五種。4.“全1出0，有0出1”描述的邏輯關系是與非邏輯。5.0，1。6.，，A+B，A。7.時，函數(shù)之值為1。8.二進制的基數(shù)是2，其第位的權值是2i-1。9.在二-十進制碼中，1位十進制數(shù)用4位二進制碼表示，8421BCD碼從高位到低位的權值依次為8、4、2、1。10.（93）10=（1011101）2，（93）10=（10010011）8421BCD11.最簡與或式的標準有兩個，即與項數(shù)最少、每個與項中變量數(shù)最少。12.常用的集成組合邏輯電路有編碼器、譯碼器、數(shù)據(jù)選擇器等。13.編碼器的功能是將輸入信號轉(zhuǎn)化為二進制代碼輸出。14.編碼器可分為二進制編碼器和二－十進制編碼器，又可分為普通編碼器和優(yōu)先編碼器。15.常用的譯碼器電路有二進制譯碼器、二－十進制譯碼器和顯示譯碼器等。A.8421碼B.余3碼C.2421碼D.自然二進制碼14.組合邏輯電路通常由A組成。A.門電路B.編碼器C.譯碼器D.數(shù)據(jù)選擇器15.8線-3線優(yōu)先編碼器74LS148，低電平輸入有效，反碼輸出。當對編碼時，輸出為C。A.000B.101C.010D.10016.優(yōu)先編碼器同時有兩個或兩個以上信號輸入時，是按D給輸入信號編碼。A.高電平B.低電平C.高頻率D.高優(yōu)先級17.8421BCD譯碼器74LS42輸出低電平有效，當輸入時，其輸出等于D。圖2選擇題18用圖0圖2選擇題18用圖01A1D1D2MUXBAA0D0YD3C.0100000000D.111111110118.4選1數(shù)據(jù)選擇器構(gòu)成邏輯函數(shù)產(chǎn)生器的電路連接如圖2所示，該電路實現(xiàn)的邏輯函數(shù)是C。A.B.C.D.四、計算題1.將下列十進制數(shù)轉(zhuǎn)換為二進制數(shù)。（1）（25）10=（11001）2（2）（53.25）10=（110101.01）22.將下列二進制數(shù)轉(zhuǎn)換為十進制數(shù)。（1）（1001）2=（9）10（2）（1001011）=（75）103.將下列各數(shù)轉(zhuǎn)換為8421BCD碼。（1）（100011）2=（00110101）8421BCD（2）（231）10=（001000110001）8421BCD4.將下列數(shù)碼分別看作自然二進制數(shù)和8421BCD碼，求出相應的十進制數(shù)。（1）10010111（2）010101100011（10010111）2=（151）10（010101100011）2=（1379）10（10010111）8421BCD=（97）10（010101100011）8421BCD=（563）10五、組合邏輯電路設計題1.某產(chǎn)品有A、B、C、D四項指標。其中規(guī)定主要指標A、B必須滿足要求，其余指標C、D只要有一個達標即可判定產(chǎn)品Y為合格。試設計一個邏輯電路實現(xiàn)此產(chǎn)品合格判定功能，要求：（1）列出真值表，（2）寫出輸出函數(shù)的最簡與或式，（3）畫出用與非門實現(xiàn)該電路的邏輯圖。解:（1）BYBYAD＆＆＆C2.現(xiàn)有三個車間，每個車間各需10kW電力，這三個車間由兩臺發(fā)電機組供電，一臺功率為10kW，另一臺功率為20kW。三個車間經(jīng)常不同時工作。試用與非門和異或門設計一個邏輯電路，能夠根據(jù)各車間的工作情況，以最節(jié)約電能的方式自動完成配電任務。解:（1）（2）CCY2＆＆＆Y1=1=1AB＆（3）3.用集成譯碼器74LS138和4輸入與非門實現(xiàn)表2所示真值表的邏輯功能。先寫出邏輯表達式，再畫出邏輯電路圖。解:（1）＆＆＆＆S2S1+5V74LS138Y1S2AS2BY2Y3Y5Y6Y0Y7S1A2A1A0ABCY4分別用8選1數(shù)據(jù)選擇器和4選1數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)，畫出邏輯圖。55AD0A1D5D7D1D6D4A2A0YD2D3BC01774LS151ST解:（1）MUXMUXCBA0D1A0D0D2D3A1EY5.設計一個電路實現(xiàn)圖3所示的邏輯功能。要求：（1）列出真值表，（2）寫出函數(shù)表達式，（3）用4選1數(shù)據(jù)選擇器實現(xiàn)電路。ABABY圖3組合邏輯電路設計題5用圖（1）（3）BBAD1A0D0D2D3A1EYMUX0110六、組合邏輯電路分析題1.試分析圖4所示電路的邏輯功能。圖4電路分析題1用圖圖4電路分析題1用圖YABC＆＆＆＆＆＆解:（1）（2）三人表決器電路2.試分析圖5所示電路的邏輯功能。圖5圖5電路分析題2用圖≥1≥1≥1YAB解：二變量同或電路3.圖6是BCD-七段顯示譯碼/驅(qū)動器74LS48驅(qū)動一位數(shù)碼管的連接方法。請問，當輸入8421BCD碼為時，圖中發(fā)光二極管的亮滅情況如何？數(shù)碼管顯示的字形是什么？圖6圖6電路分析題3用圖BCD碼輸入1001174LS48七段數(shù)碼管BS2011kΩ×7解:a、b、c、d、g亮，e、f滅。顯示“3”。4.二-十進制譯碼器74LS42按圖7連接。請列出電路的真值表，說明電路的邏輯功能。圖7電路分析題4用圖圖7電路分析題4用圖使能輸入地址碼輸入閑置74LS42由真值表可知，電路實現(xiàn)3線-8線譯碼器的邏輯功能。5.3線-8線譯碼器74LS138構(gòu)成的電路如圖8所示，為輸入變量。試寫出輸出函數(shù)的最簡與-或表達式，列出真值表，描述此電路的邏輯功能。圖8電路分析題5用圖+5V圖8電路分析題5用圖+5V74LS138＆（1）（2）（3）判奇電路第3章集成觸發(fā)器一、填空題：1．觸發(fā)器有兩個穩(wěn)定狀態(tài)，當，時，稱為0態(tài)；當，時，稱為1態(tài)。2．基本RS觸發(fā)器有保持、置0、置1功能；D觸發(fā)器有置0和置1功能。3．JK觸發(fā)器具有保持、置0、置1和翻轉(zhuǎn)的功能。4．欲使JK觸發(fā)器實現(xiàn)的功能，則輸入端J應接高電平，K應接高電平。5．觸發(fā)器的邏輯功能通?？捎谜嬷当怼⑻匦苑匠?、狀態(tài)轉(zhuǎn)換圖和工作波形圖四種方法描述。6.由兩個與非門組成的同步RS觸發(fā)器，在正常工作時不允許輸入S=R=1，即約束條件為SR=0。7.觸發(fā)器按邏輯功能分為RS、JK、D、T、T′五種類型。8.欲將JK觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，只需令J=K=T，去掉JK觸發(fā)器的置0和置1兩種功能即可。二、選擇題：1．由與非門組成的基本RS觸發(fā)器，不允許輸入和的變量取值組合為A。A.00B.01C.10D.112．存在空翻問題的觸發(fā)器是B。A.邊沿D觸發(fā)器B.同步RS觸發(fā)器C.主從JK觸發(fā)器3．僅具有“置0”“置1”功能的觸發(fā)器叫C。A.JK觸發(fā)器B.RS觸發(fā)器C.D觸發(fā)器4．僅具有“保持”“翻轉(zhuǎn)”功能的觸發(fā)器叫B。A.JK觸發(fā)器B.T觸發(fā)器C.D觸發(fā)器5．具有“置0”“置1“保持”和“計數(shù)翻轉(zhuǎn)”功能的觸發(fā)器叫A。A.JK觸發(fā)器B.D觸發(fā)器C.T觸發(fā)器6．僅具有“翻轉(zhuǎn)”功能的觸發(fā)器叫B。A.JK觸發(fā)器B.T′觸發(fā)器C.D觸發(fā)器7．JK觸發(fā)器用做T′觸發(fā)器時，控制端J、K正確接法是B。A.B.J＝K＝1C.8．D觸發(fā)器用做T′觸發(fā)器時，輸入控制端D的正確接法是B。A.B.C.D＝19．觸發(fā)器由門電路構(gòu)成，但它不同于門電路的功能，主要特點是B。A.和門電路功能一樣B.有記憶功能C.沒有記憶功能10．TTL型觸發(fā)器的直接置0端Rd、置1端Sd正確用法是C。A.都接高電平“1”B.都接低電平“0”C.邏輯符號有小圓圈時，不用時接高電平“1”，沒有小圓圈時，不用時接低電平“0”11．當T觸發(fā)器的T=1時，觸發(fā)器具有C功能。A.保持B.禁止C.計數(shù)D.置位12．為防止空翻，應采用C結(jié)構(gòu)的觸發(fā)器。A.CMOSB.TTLC.主從或維持阻塞13．存在一次翻轉(zhuǎn)現(xiàn)象的觸發(fā)器是C。A.邊沿JK或邊沿D觸發(fā)器B.同步RS觸發(fā)器C.主從JK觸發(fā)器14.以下觸發(fā)器受輸入信號直接觸發(fā)的是A。A.基本RS觸發(fā)器B.同步RS觸發(fā)器C.JK觸發(fā)器15.不能用作計數(shù)器的觸發(fā)器是A。A.同步RS觸發(fā)器B.邊沿D觸發(fā)器C.邊沿JK觸發(fā)器16.在CP有效時，若JK觸發(fā)器的J、K端同時輸入高電平，則其次態(tài)將會D。A.保持B.置0C.置1D.翻轉(zhuǎn)17.存在不定狀態(tài)的觸發(fā)器是A。A.RS觸發(fā)器B.D觸發(fā)器C.JK觸發(fā)器D.T觸發(fā)器四、畫圖題1．在基本RS觸發(fā)器中，已知、的波形如圖1所示，試畫，的波形。(初態(tài))圖1畫圖題1用圖圖1畫圖題1用圖QQ2．在同步RS觸發(fā)器中，已知R、S的波形如圖2所示，試畫，的波形。(初態(tài))解：圖2畫圖題2用圖圖2畫圖題2用圖QQ3．已知D鎖存器有輸入波形如圖3所示，試畫出其Q端的波形（設觸發(fā)器初態(tài)為Q=0）。圖3畫圖題3用圖圖3畫圖題3用圖CPDQ解：4．畫出兩種JK觸發(fā)器的邏輯符號：（略）(1)CP脈沖上升沿觸發(fā)有效；（2）CP脈沖下降沿觸發(fā)有效。5．若JK觸發(fā)器初態(tài)為0，試根據(jù)圖4中CP、J、K端波形畫出，的波形。圖4畫圖題5用圖圖4畫圖題5用圖上升沿觸發(fā)下降沿觸發(fā)QQQQ已知CP，D和T的輸入波形如圖5，試畫出其相應的輸出波形。設初態(tài)。圖5畫圖5畫圖題6用圖QQ在圖6（a）所示電路中，加入圖6（b）所示的輸入波形，試畫出其Q端波形，設觸發(fā)器初態(tài)為Q=0。QQ(a)IDQCI&XCPCPX(b)圖6畫圖題7用圖QD=XQ8．如圖7各觸發(fā)器，可設其初態(tài)為或。試分別畫出各電路對應4個CP脈沖作用下的輸出端的波形。CPCPIJCIIKCPIJCIIK圖7畫圖題8用圖（a）（b）（c）（d）IJCIIKCPCIIDCPCPQ（c）CPQCPQ（c）CPQ（a）CPQ=0（b）CPQ（d）9．如圖8所示為兩個D觸發(fā)器構(gòu)成的時序電路。設第0個CP即初始狀態(tài)時，試畫出在4個CP脈沖作用下、端的波形，列出輸出組合對應輸入CP脈沖順序的真值表。QQ0Q1CPIDCIIDCI圖8畫圖題9用圖D0D0=Q1，D1=Q0CPQCPQ0Q1波形圖波形圖狀態(tài)圖狀態(tài)圖第4章時序邏輯電路一、填空題1.對于時序邏輯電路來說，某一時刻電路的輸出不僅取決于當時的輸入狀態(tài)，而且還取決于電路原來的狀態(tài)。所以時序電路具有記憶性。2.計數(shù)器的主要用途是對脈沖進行計數(shù)，也可以用作分頻和定時等。3.用n個觸發(fā)器構(gòu)成的二進制計數(shù)器計數(shù)容量最多可為2n-1。4.計數(shù)器按計數(shù)進位制，常用的有二進制、十進制計數(shù)器。5.用來累計和寄存輸入脈沖數(shù)目的部件稱為計數(shù)器。6.寄存器可分成基本寄存器和移位寄存器。7.4位移位寄存器經(jīng)過4個CP脈沖后，4位數(shù)碼恰好全部移入寄存器，再經(jīng)過4個CP脈沖，可以得4位串行輸出。8.寄存器主要用來暫時存放二進制數(shù)據(jù)或代碼，是一種常用的時序邏輯部件。9.一個觸發(fā)器可以構(gòu)成1位二進制計數(shù)器，它有2種工作狀態(tài)，若需要表示n位二進制數(shù)，則需要n個觸發(fā)器。10.在計數(shù)器中，若觸發(fā)器的時鐘脈沖不是同一個，各觸發(fā)器狀態(tài)的更新有先有后，則這種計數(shù)器稱為異步計數(shù)器。11.在計數(shù)器中，當計數(shù)脈沖輸入時，所有觸發(fā)器同時翻轉(zhuǎn)，即各觸發(fā)器狀態(tài)的改變是同時進行的，這種計數(shù)器稱為同步計數(shù)器。二、選擇題1.一個4位二進制加法計數(shù)器起始狀態(tài)為1001，當接到4個脈沖時，觸發(fā)器狀態(tài)為C。A.0011B.0100C.1101D.11002.構(gòu)成計數(shù)器的基本單元是C。A.與非門B.或非門C.觸發(fā)器D.放大器3.某計數(shù)器在計數(shù)過程中，當計數(shù)器從111狀態(tài)變?yōu)?00狀態(tài)時，產(chǎn)生進位信號，此計數(shù)器的計數(shù)長度是A。A.8B.7C.6D.34.4個觸發(fā)器可以構(gòu)成C位二進制計數(shù)器。A.6位B.5位C.4位D.3位5.4位二進制計數(shù)器有C計數(shù)狀態(tài)。A.4個B.8個C.16個D.32個6.一位8421BCD碼十進制計數(shù)器至少需要B個觸發(fā)器。A.3個B.4個C.5個D.6個7.要組成六進制計數(shù)器，至少應有A個觸發(fā)器。A.3個B.4個C.5個D.6個8.寄存器由C組成。A.門電路B.觸發(fā)器C.觸發(fā)器和具有控制作用的門電路。9.移位寄存器工作于并入－并出方式，則信息的存取與時鐘脈沖CPA關。A.有B.無C.時有時無10.一個4位二進制加法計數(shù)器初始狀態(tài)為0000，經(jīng)過2008次CP觸發(fā)后它的狀態(tài)將變?yōu)镃。A.0000B.0110C.1000D.100111.利用M進制計數(shù)器構(gòu)成N（N＜M）進制計數(shù)器，異步清0法或異步置0法用于產(chǎn)生清0或置0信號的狀態(tài)是C；同步清0法或同步置0法用于產(chǎn)生清0或置0信號的狀態(tài)是A。A.SN-1