版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領
文檔簡介
第8章DSP硬件系統(tǒng)設計8.1
DSP應用領域
8.2
DSP系統(tǒng)設計流程
8.3
DSP硬件系統(tǒng)設計8.4鍵盤輸入接口設計8.5液晶顯示器接口設計8.6
A/D接口設計8.7
D/A接口設計
8.1
DSP應用領域
DSP不僅應用于信號處理領域,還廣泛應用于其他相關(guān)領域。TI公司的用戶指導(User’sGuide)概括了DSP應用的11個方面,部分摘錄如下,更多的應用指導請參閱TI公司網(wǎng)站。(1)信號處理等通用場合方面:卷積、相關(guān)、數(shù)字濾波、自適應濾波、FFT、希爾波特變換、波形產(chǎn)生等。
(2)儀器方面:函數(shù)產(chǎn)生、數(shù)字濾波、模式匹配、鎖相環(huán)、地震信號處理、譜分析、瞬態(tài)分析等。
(3)通信方面:調(diào)制解調(diào)、自適應均衡、ADPCM碼變換、蜂窩電話、信道復用、加密、數(shù)字交換機、語音插值、回波抵消、線路中繼、基站、擴頻、x.25分組交換、DTMF編/解碼等。
(4)語音處理方面:語音識別、語音增強、語音合成、語音聲碼器、說話人檢測、文本/語音轉(zhuǎn)換等。
(5)圖形/圖像處理方面:圖像壓縮/傳輸、圖像增強、三維旋轉(zhuǎn)、動畫/數(shù)字地圖、同態(tài)處理、機器眼等。
(6)醫(yī)學方面:設備診斷、胎兒監(jiān)護、助聽器、病人監(jiān)護、超聲設備等。
(7)軍事方面:圖像處理、導彈控制、導航、雷達信號處理、射頻調(diào)制解調(diào)、聲吶信號處理、安全通信等。
8.2
DSP系統(tǒng)設計流程
一個基本的DSP系統(tǒng)由DSP芯片、電源、存儲器、A/D模塊、D/A模塊、鍵盤和顯示器及通信模塊組成,如圖8.1所示。不同的應用可能有不同的取舍,如信號發(fā)生器不需要A/D模塊,一個獨立的DSP系統(tǒng)不需要通信模塊。圖8.1一個基本的DSP系統(tǒng)框圖在設計DSP系統(tǒng)之前,設計者必須清楚地知道應用的需要,包括信號處理的精度、實時性要求(速度要求)、可靠性要求以及功耗、成本、體積等。最常見的應用需要就是處理速度能否跟得上。
以信號處理為例,若信號采樣頻率fs=100kHz,每個采樣周期的計算時間為1000個機器周期,則DSP的主頻fCPU至少為1000fs=100MHz,并適當留有余地,否則實時性將有可能達不到要求?;镜腄SP系統(tǒng)設計流程如圖8.2所示,設計過程中的一些步驟可能會反復重疊。如最后的實時性達不到要求,就可能需要修改算法等,但在總體設計中,總是希望盡可能減少這類可能性。圖8.2基本的DSP系統(tǒng)設計流程
8.3
DSP硬件系統(tǒng)設計
如圖8.1所示,硬件系統(tǒng)的外圍電路分為電源、存儲器、鍵盤、顯示器、A/D模塊、D/A模塊及通信模塊等,各部分分述如下。8.3.1電源模塊
C54xDSP芯片的內(nèi)核電壓有2.5V、1.8V和1.6V等多種形式,但片內(nèi)外設接口的電壓均為3.3V。如TPS73系列電源芯片為線性穩(wěn)壓芯片,輸入電壓均為5V,輸出電壓有兩組,一組均為3.3V,另一組隨芯片的不同而不同,兩組均提供200ms的延遲復位信號,供DSP芯片選用。TPS73系列電源芯片的輸出電壓如表8.1所示。
TPS731HD301電源電路設計示例如圖8.3所示,模塊輸出電壓為3.3V和1.6V,可供5416等芯片使用。圖8.3電源電路設計示例調(diào)整R1和R2的比值可改變第一組的輸出電壓。R1和R2的比值按式8.1計算,推薦值如表8.2所示。(8.1)其中,內(nèi)部參考電壓Vref=1.182V。8.3.2復位電路
在經(jīng)常需要復位的場合,利用TPS73系列芯片的復位電路可能不是很方便,因此可以使用MAX706S等芯片提供的復位電路,如圖8.4所示,其工作電壓為3.3V,延遲時間約為200ms,且與DSP芯片兼容。該電路還有“看門狗”功能,如果編程輸出到WDI引腳的脈沖頻率低于10Hz,可自動復位。圖8.4復位電路8.3.3存儲器
存儲器用于存放程序,以便上電并加載程序。不同存儲器的存儲原理、速度、位數(shù)以及時序均可能不同,這里介紹Am29LV800DT(簡稱LV800,以下同)存儲器以及其與DSP的連接方式。LV800有8位和16位兩種存儲模式,為了與DSP兼容,這里選用16位存儲模式,設置47腳(BYTE)為H電平即可,如圖8.5所示。圖8.5
LV800存儲器
LV800除地址線和數(shù)據(jù)線外,還需要CE(片選信號)、OE(輸出使能)和WE(寫使能)信號。這些控制信號均可由DSP的存儲器控制信號DS、R/W和MSTRB直接產(chǎn)生或組合而成,如圖8.6所示。圖8.6
DSP芯片提供給存儲器的控制信號8.3.4
A/D和D/A模塊
A/D和D/A模塊有串行接口和并行接口兩種,它們的接口電壓、通信協(xié)議各不相同。當DSP的McBSP工作在時鐘停止模式時,可設置其在SPI協(xié)議下傳輸數(shù)據(jù)。在SPI傳輸協(xié)議下,A/D芯片TLV1572和D/A芯片TLV5617可直接與DSP相連,如圖8.7所示。如果McBSP接口不夠用或傳輸速度不夠,可使用并口的A/D、D/A芯片。圖8.7
A/D芯片和D/A芯片8.3.5鍵盤和液晶顯示器
在簡單情況下,[JP2]可采用4×4的鍵盤作輸入,它需要8條可雙向傳輸?shù)腎/O線。如果主機接口沒有使用,可設置它的8位數(shù)據(jù)線為通用I/O口并接入鍵盤,如圖8.8所示,也可以利用其他I/O口。如果I/O數(shù)量有限,可接入PS/2標準鍵盤或自制一個鍵盤的串行接口。圖8.8鍵盤輸入電路多數(shù)顯示器都使用并口或串口與主機通信。如果使用并口,只需加少許控制信號即可與DSP通信;如果使用串口,多數(shù)使用SPI傳輸協(xié)議,利用DSP的McBSP口與之通信。如果顯示器的接口電壓與DSP兼容,則設置PSB=0(串行模式),CS引腳與McBSP口的FSX(幀同步)相連,SID引腳與DX(數(shù)據(jù)發(fā)送)相連,SCLK引腳與CLKX(發(fā)送時鐘)相連,如圖8.9所示。如果接口電壓不兼容,則需將3.3V轉(zhuǎn)換為5V的接口芯片。圖8.9顯示器與DSP的串行連接8.3.6仿真接口
DSP需通過仿真接口與安裝在計算機上的CCS軟件相連,接口電路如圖8.10所示。圖8.10仿真接口電路
8.4鍵盤輸入接口設計
當DSP系統(tǒng)的處理時間較寬松時,可以將鍵盤輸入和顯示器輸出等人機對話部分接入DSP板,下面介紹鍵盤輸入及其處理過程。
DSP的基本數(shù)據(jù)單元是16位,對鍵盤輸入可以靈活地處理,可接入行列式鍵盤、獨立式鍵盤或標準PS/2鍵盤。下面逐一介紹這三種接入方式。8.4.1行列式鍵盤工作原理
行列式鍵盤由按鍵開關(guān)、行線及列線組成,4行4列(4×4)的鍵盤如圖8.11所示,適合于按鍵數(shù)較多的場合。它需要的I/O端口數(shù)也較多,為行線(Row)數(shù)和列線(Col)數(shù)之和。圖8.11
4×4行列式鍵盤結(jié)構(gòu)在正常情況下,行線通過上拉電阻R接至3.3V電壓(H電平),其上拉電阻在3.3kΩ~[JP]4.7kΩ之間,而列線被置為0電位(L電平)。若按下某一按鍵,如按下3號鍵,則Row1變?yōu)長,但根據(jù)Row1=L僅可推出行線Row1上有鍵按下,具體是哪個按鍵還需要用軟件進一步識別。按鍵的識別方法有掃描法和線反轉(zhuǎn)法兩種。下面介紹簡單的線反轉(zhuǎn)法,它只需兩步即可獲得按鍵的矩陣值。第一步,將列線Col1~Col4編程置為輸出為0狀態(tài)(L),而行線Row1~Row4編程置為輸入線,用于檢測行線電位的變化。若行線均為H電位,則無按鍵按下;若其中某一位為0,則該行有鍵按下。暫存行線Row1~Row4的值,作為下一步判斷的依據(jù),然后進入第二步。第二步,將行線Row1~Row4編程置為輸出為0狀態(tài)(L),而列線Col1~Col4編程置為輸入線,用于檢測列線電位的變化。若其中某一位為0,則該列有鍵按下,暫存列線Col1~Col4的值,并同Row1~Row4進行比較,可得按鍵所在行和所在列。行列式鍵盤的工作方式有查詢方式和中斷方式兩種。若將行線Row1~Row4輸入到一個與門,則與門輸出可作為外中斷的觸發(fā)信號,如圖8.11(b)所示。如果采用中斷方式,當中斷調(diào)用按鍵識別程序時,需關(guān)閉該中斷,以免識別時產(chǎn)生干擾,待識別完成后再打開該中斷。
VC5416有1個主機接口HPI,其數(shù)據(jù)線HD0~HD7可設置為I/O端口,另外有3個McBSP接口,每個McBSP的FSR、FSX、CLKR和CLKX也都可設置為I/O端口。8.4.2獨立式鍵盤工作原理
如果I/O端口不夠用,可考慮將獨立式鍵盤并行接入DSP。獨立式鍵盤的按鍵開關(guān)如圖8.12(a)所示,按鍵S0~S15的狀態(tài)通過三態(tài)緩沖器接入DSP的數(shù)據(jù)總線,其上拉電阻在3.3kΩ~4.7kΩ之間。
當采用查詢方式讀按鍵狀態(tài)時,R/W和IS信號組合,再加上I/O端口地址信息,形成三態(tài)緩沖器的片選信號,即可通過三態(tài)緩沖器讀出S0~S15的狀態(tài)。若采用中斷方式讀按鍵狀態(tài),可將S0~S15的狀態(tài)都接入一個與門,然后接入DSP的外中斷INT0~NT3中的一個,如圖8.12(b)所示。圖8.12并行鍵盤接入8.4.3標準PS/2鍵盤工作原理
1.物理特性
標準PS/2鍵盤共有6個引腳,如圖8.13所示,其中實心表示插頭,空心表示插座,各引腳的功能也標在圖中。從圖8.13中可以看出,標準PS/2鍵盤除+5V電源線和地線外,僅有數(shù)據(jù)線(DATA)和時鐘線(CLOCK)兩根線與DSP連接,這兩根線都是集電極開路,需接10kΩ的上拉電阻。這是一種典型的串行輸入方式,但在接入DSP時,需加+5V與+3.3V的電位轉(zhuǎn)換器。圖8.13標準PS/2鍵盤的外形及引腳
2.接口協(xié)議
PS/2鍵盤由主機供電,采用雙向同步串行傳輸協(xié)議,每次向時鐘線上發(fā)送一位脈沖,就在數(shù)據(jù)線上發(fā)送一位數(shù)據(jù),但由鍵盤提供時鐘。在相互傳輸過程中,主機擁有總線控制權(quán),可以抑制鍵盤發(fā)送數(shù)據(jù),但鍵盤不能抑制主機發(fā)送數(shù)據(jù)。主機發(fā)往鍵盤的數(shù)據(jù)在時鐘的上升沿讀取,而由鍵盤發(fā)往主機的數(shù)據(jù)則在時鐘的下降沿讀取。一般情況下,主機與鍵盤的最大時鐘頻率為33kHz,多數(shù)鍵盤工作在(10~20)kHz之間。每一幀數(shù)據(jù)包含11~12比特,即1個起始位(START,總為0)、8個數(shù)據(jù)位D0~D7、LSB在前、1個奇校驗位P、1個停止位(STOP,總為1),還有1個應答位僅用于主機與鍵盤的通信中。標準PS/2鍵盤與DSP通信的實現(xiàn)過程如下:
(1)當主機發(fā)送數(shù)據(jù)時,主機下拉時鐘線至少需要0.1ms來抑制通信,然后下拉數(shù)據(jù)線來釋放時鐘線。當鍵盤檢測到這一狀態(tài)時即表示需要接收數(shù)據(jù),就會產(chǎn)生時鐘信號并記錄數(shù)據(jù)線接下來的8個數(shù)據(jù)位、1個校驗位和1個停止位(1),而此時主機在時鐘線變低的同時準備數(shù)據(jù)到數(shù)據(jù)線,并在時鐘的上升沿鎖存數(shù)據(jù),而鍵盤則要配合主機才能讀到準確的數(shù)據(jù)。有關(guān)時序如圖8.14所示。圖8.14主機發(fā)送數(shù)據(jù)時序圖
(2)當鍵盤等待發(fā)送數(shù)據(jù)時,首先檢測時鐘線是否為高電位,若為低電位,則說明主機抑制了通信,需將待發(fā)送數(shù)據(jù)放入緩沖區(qū)(一般PS/2鍵盤有16個字節(jié)的緩沖區(qū)),直到重新獲得總線控制權(quán);若時鐘線為高電位,則鍵盤開始發(fā)送數(shù)據(jù)到主機,一般都是由鍵盤產(chǎn)生時鐘信號,在時鐘的下降沿被主機讀入數(shù)據(jù),如圖8.15所示,其中P為奇校驗位(Paraty)。圖8.15鍵盤發(fā)送數(shù)據(jù)時序圖8.4.4行列式鍵盤與DSP接口編程
(1)定義HPI寄存器地址,設置I/O方向。
GPIOCR.set0x3C;HPI寄存器地址
GPIOSR.set0x3D
K_GPIOCR_1.set0x0F;行線讀,而列線寫
K_GPIOCR_2.set0xF0;列線讀,而行線寫
(2)按鍵初始化,設置列線為0,而行線為輸入。
STM#K_GPIOCR_1,GPIOCR;設置行線讀,而列線寫STM#0000H,GPIOSR;列線為0
(3)用線反轉(zhuǎn)法識別按鍵函數(shù),輸出按鍵矩陣值KEY,KEY由線反轉(zhuǎn)法的第一步Row1~Row4的值和第二步的Col1~Col4的值組成。
LDM
GPIOSR,A
AND#00F0H,A,B
STM#K_GPIOCR_2,GPIOCR;設置列線讀,而行線寫
STM#0000H,GPIOSR;行線為0
NOP
;等待
NOP
LDMGPIOSR,A
AND#000FH,A
ADDA,B,A
STLA,_KEY
(4)按鍵矩陣值KEY映射為特定功能的值Key_val。
switch(Key)
{case0xEE:
Key_val=ONE;break;//輸入為1
case0xDE:
Key_val=TWO;break;//輸入為2
…
case0x77:
Key_val=OK;break;//確認鍵
default:
Key_val=NOKEY;break;//無按鍵
}
8.5液晶顯示器接口設計
帶中文字庫的12864液晶顯示器具有4位/8位并行、2線/3線串行等多種接口方式,內(nèi)部含有國標一級、二級簡體中文字庫的點陣圖形液晶顯示模塊;其顯示分辨率為128列×64行的點陣,內(nèi)置8192個16×16點漢字和128個16×8點ASCII字符集,顯示8×4行、16×16點陣的漢字,每個漢字位置可顯示2個ASCII字符,還可同時或分別顯示圖形。8.5.1顯示結(jié)構(gòu)
若顯示8×4個漢字,如圖8.16所示,每個方框為一個漢字或2個ASCII字符,方框為顯示寄存器的地址。如要顯示漢字或字符,先設置液晶工作指令為基本操作模式(RE=0),然
后發(fā)送相應的漢字編碼到指定的顯示寄存器即可。如“我”這個字的漢字編碼為CED2,先發(fā)送顯示位置為0x80,為簡化描述,直接說成0x80單元,然后發(fā)送編碼的高位“CE”和低位“D2”,即在左上角對應位置顯示漢字“我”。如果是顯示字符,則連續(xù)發(fā)送2個字符編碼即可。在連續(xù)發(fā)送字符編碼時,寄存器地址會自動加1,而不必每次都發(fā)送顯示寄存器地址。圖8.16
12864液晶顯示格式如果要顯示點陣圖形,需設置液晶工作模式為擴展指令(RE=1),然后將相應的點陣數(shù)據(jù)發(fā)送到指定的位置接口。地址顯示與漢字顯示類似,其中列地址與漢字相同,從0x80到0x9F;行地址采用水平顯示的地址,如第一、二行漢字對應的點陣行地址分別為0x00~0x0F及0x10~0x1F,第三、四行漢字對應的點陣行地址與此相同。可以看出,第三、四行漢字在內(nèi)部是接在第一、二行之后的。每列、每行為16點的點陣數(shù)據(jù),高位在左邊,如在第0x00行的第0x80單元發(fā)送數(shù)據(jù)0x8421,就顯示點陣“1000010000100001”,其中“1”表示黑點,“0”表示白點,中間的空格是為方便閱讀而加的,顯示時沒有間隙。如果發(fā)送數(shù)據(jù)0xFFFF,就顯示一個16點的黑線,依此類推。如果連續(xù)發(fā)送點陣數(shù)據(jù),單元地址編號是自動加1,而不必每次都發(fā)送單元編號。
ASCII碼的編碼為8位,從0x00到0x7F,最高位為0,其顯示點陣為16×8的半寬格式。而漢字編碼均為16位編碼,若分成2個8位,則8位的最高位均為1,因此很容易與ASCII
碼的編碼區(qū)分開來。漢字一級字庫編碼為從B0A0到D7F9,二級字庫編碼為從D8A0到F7FE,顯示點陣為16×16的全寬格式。一個漢字顯示位置可顯示2個ASCII字符。相關(guān)的內(nèi)部寄存器如下:
(1)字型產(chǎn)生ROM(CGROM),提供ASCII字符和漢字字符點陣。
(2)字型產(chǎn)生RAM(CGRAM),提供4組16×16自定義的點陣圖像,地址分別為0x0000、0x0002、0x0004、0x0006,一旦定義后,就像普通的漢字字庫一樣使用。
(3)數(shù)據(jù)顯示RAM(DDRAM),地址從0x80~0x9F,用于存儲顯示的字符編碼,包括ASCII碼字符、CGROM中文字符和CGRAM自定義字符。
(4)地址計數(shù)器AC,用來存儲DDRAM/CGRAM的地址,由指令設置,之后只要是讀取或是寫入DDRAM/CGRAM的值,地址計數(shù)器的值就會自動加1。8.5.2引腳說明
12864液晶顯示器的相關(guān)引腳功能說明如表8.3所示。
RS、R/W的功能組合決定了控制界面的4種模式,如表8.4所示。
E信號的功能如表8.5所示。8.5.3串行傳輸時序圖
12864液晶顯示器串行傳輸時序圖如圖8.17所示。圖8.17
12864液晶顯示器串行傳輸時序圖8.5.4指令說明
模塊控制芯片提供兩套控制命令,即基本指令和擴充
指令。
1.基本指令(RE=0)
基本指令集如表8.6所示。
2.擴展指令(RE=1)擴展指令集如表8.7所示。
3.基本指令詳解(RE=0)
(1)清除顯示(CLEAR)。
格式:功能:將DDRAM填滿“0x20”(空格)代碼,并設定DDRAM地址計數(shù)器(AC)=0x00(即0x80單元,AC地址均減去基地址0x80,以下同),工作模式I/D=1(游標右移,AC++)。
(2)地址歸0(HOME)。
格式:功能:設定DDRAM地址計數(shù)器(AC)=0x00,這個指令不改變DDRAM的內(nèi)容?!癤”不關(guān)心該比特位的內(nèi)容。
(3)進入點設定(ENTERMODESET),默認值為0x06。
格式:功能:設定畫面整體移動方向、游標移動方向以及DDRAM地址計數(shù)器的自動調(diào)整。
I/D=1,游標右移,AC++。此時若S=1,則畫面整體左移;
I/D=0,游標左移,AC--。此時若S=1,則畫面整體右移。
(4)顯示狀態(tài)設置(DISPLAYSTATUS),默認值為0x08。格式:功能:設定控制整體顯示開關(guān)、游標開關(guān)及游標位置反白顯示開關(guān)。
D=1,整體顯示開;D=0,整體顯示關(guān)。
C=1,游標顯示開;C=0,游標顯示關(guān)。
B=1,反白顯示開,游標所在單元反白顯示;
B=0,反白顯示關(guān)(正常顯示)。
(5)游標及顯示移位控制(CURSORandDISPLAYSHIFTCONTROL)。
格式:功能:設定游標及顯示移位控制方向。
S/C=L,R/L=L:游標向左移動,AC--;
S/C=L,R/L=H:游標向右移動,AC++;
S/C=H,R/L=L:顯示向左移動,游標跟著移動,AC不變;
S/C=H,R/L=H:顯示向右移動,游標跟著移動,AC不變。
(6)功能設定(FUNCTIONSET),默認值為0011X0XXB(基本指令,8位數(shù)據(jù)格式)。
格式:功能:設定液晶顯示器的功能及數(shù)據(jù)位數(shù)。
DL=1:8位數(shù)據(jù)接口(默認);DL=0:4位數(shù)據(jù)接口。
RE=1:擴展指令集;RE=0:基本指令集(默認)。注意兩者不能混用。同時,這條指令不能同時改變DL和RE,若需同時改變,需先改變DL,后改變RE。
(7)設定CGRAM地址。
格式:功能:設定CGRAM(自定義圖形)地址到地址計數(shù)器(AC),AC范圍為0x00~0x3F,使用前需確認擴展指令SR=0(RAM地址)。
(8)設定DDRAM地址。
格式:功能:設定DDRAM(數(shù)據(jù)顯示)地址到地址計數(shù)器(AC),AC范圍:第一行0x80~0x8F,第二行0x90~0x9F。ST7920控制的128×64點陣在內(nèi)部是256×32點。第三行緊接第一行,第四行緊接第二行。
(9)讀取忙標志和AC地址(RS=0,R/W=1)。
格式:功能:讀取忙標志和AC地址,注意該指令需滿足RS=0、R/W=1的條件才能完成。
(10)讀取顯示RAM數(shù)據(jù)(RS=1,R/W=1)。
格式:功能:讀取并顯示RAM數(shù)據(jù),讀完后AC會改變。注意,每次設定好地址后,需試讀(DummyRead)一次后才能讀取并顯示數(shù)據(jù),第二次讀取時不需要試讀。
(11)寫顯示數(shù)據(jù)到RAM(RS=1,R/W=0)。
格式:功能:寫顯示數(shù)據(jù)到RAM。每個RAM(CGRAM、IRAM和DDRAM)地址都可以連續(xù)寫入2個字節(jié)的顯示數(shù)據(jù),第一個字節(jié)作16位數(shù)據(jù)的高位,第二個字節(jié)作16位數(shù)據(jù)的低位,先寫高位,后寫低位。當寫完第二個字節(jié)時,地址計數(shù)器AC自動加1。
4.擴展指令詳解(RE=1)
(1)待命模式。
格式:功能:進入待命模式,執(zhí)行其他指令即可結(jié)束待命模式。
(2)循環(huán)位置或RAM地址選擇,默認值為0x02。
格式:功能:循環(huán)位置或選擇RAM地址。
SR=1:允許輸入水平線循環(huán)地址;
SR=0:允許輸入IRAM地址(擴展指令)及CGRAM地址(基本指令)。
(3)反白顯示控制,默認值為0x04。
格式:功能:反白顯示控制。
R0=0:選擇第一行(包括第三自然行),第一次執(zhí)行時反白顯示,再次執(zhí)行時為正常顯示;
R0=1:選擇第二行(包括第四自然行),第一次執(zhí)行時反白顯示,再次執(zhí)行時為正常顯示
(4)睡眠模式,默認值為000010XXB。
格式:功能:
SL=1,退出睡眠模式;SL=0,進入睡眠模式。
(5)擴展功能設定,默認值為0011X0XXB。
格式:功能:DL和RE的功能同基本指令集。
G為繪圖顯示控制位。當G=1時,繪圖顯示開,可重疊顯示在字符上;G=0時,繪圖顯示關(guān)。同一指令不能同時改變RE、DL和G,需先改變DL或G后再改變RE才能確保正確。
(6)設定IRAM地址或循環(huán)地址。
格式:功能:當SR=1時,A5~A0表示水平線循環(huán)地址;
SR=0時,A3~A0表示IRAM地址。
(7)設定繪圖RAM地址。
格式:功能:設定GDRAM地址到地址計數(shù)器(AC),先設置水平線(行)地址(AC5~AC0),再設置列地址(AC3~AC0,AC5=AC4=0),連續(xù)寫入2字節(jié)數(shù)據(jù)后完成設置。8.5.5液晶顯示器與DSP接口應用
1.字符顯示初始化
(1)開電源,液晶顯示器內(nèi)部初始化,XRESET由低電位變成高電位,延時需大于40ms。
(2)設定基本指令集(0x30)功能,延時需大于100μs。
(3)打開顯示(0xC0),延時需大于100μs。
(4)清屏(0x01),延時需大于10ms。
(5)設置游標等模式(0x01),延時需大于100μs。
2.編寫底層函數(shù)
為便于上層函數(shù)的編程,需重新定義字符并顯示各行
首地址:從第1~4行,首地址分別為0x00、0x10、0x08、0x18,它們的基地址0x80由底層函數(shù)自動加上。
8.6
A/D接口設計
8.6.1
TLV1572工作原理
TLV1572是高速10位A/D轉(zhuǎn)換芯片,最大采樣速率為1.25MSPS(兆次每秒),最大輸入信號頻率為500kHz,采用8引腳SOIC封裝,其引腳排列如圖8.18所示。TLV1572采用2.7V~5V單電源供電,3V電源供電時功耗為8mW,采樣速率為625KSPS;5V電源供電時功耗為25mW,采樣速率為1.25MSPS,適合便攜式設備或遠程高速系統(tǒng)使用。圖8.18
TLV1572引腳排列
TLV1572的功能框圖如圖8.19所示,引腳功能說明如表8.8所示,其輸出串口與TMS320DSPs、(Q)SPI等微處理器接口相互兼容。圖8.19
TLV1572功能框圖
TLV1572有兩種工作模式:DSP模式和SPI模式。當工作在DSP模式時,與DSP的連接關(guān)系如圖8.20所示。它要求TLV1572在CS[TX-]的下降沿時,F(xiàn)S應保持一定時間的低電平,以使TLV1572確認工作在DSP模式,其時序圖如圖8.21所示。若TLV1572工作在SPI模式,與微處理器(μC)的連接關(guān)系如圖8.22所示,F(xiàn)S固定接VCC,其有關(guān)時序如圖8.23所示。圖8.20
TLV1572與DSP接口圖8.21
TLV1572與DSP接口之間的時序圖圖8.22
TLV1572與微處理器接口圖8.23
TLV1572與微處理器接口之間的時序圖8.6.2
TLV1572與DSP接口應用
設fCPU=32MHz,A/D的轉(zhuǎn)換頻率fs=10kHz。每幀16位數(shù)據(jù),幀間留4位空格,則數(shù)據(jù)率fD為200kHz,由此可以推出McBSP的采樣率發(fā)生器的分頻因子CLKGDV=fCPU/fD-1=
159,其有關(guān)編程如下。
(1)McBSP初始化函數(shù),完成有關(guān)配置,包括設置McBSP為DSP接收模式,配置時鐘來源,設定發(fā)送與接收時鐘和幀同步時鐘等。有關(guān)寄存器及參數(shù)設置如下。①引腳設置。設置DX和DR為串口引腳(XIOEN=RIOEN=0),開啟DX引腳(DXENA=1),使能串口接收(XRST=RRST=1),并發(fā)送接收準備就緒(XRDY=RRDY=1)信號。
②時鐘設置。設置采樣率發(fā)生器時鐘源(CLKG)為CPU時鐘(CLKSM=1),經(jīng)CLKGDV分頻產(chǎn)生發(fā)送位時鐘(CLKXM=1)。設置幀同步發(fā)生器(FSG)時鐘源為CLKG,CLKG經(jīng)FSG產(chǎn)生發(fā)送幀同步時鐘(FSXM=1,F(xiàn)SGM=1),幀脈沖寬度為FWID,幀周期為FPER。設置接收時鐘為外部時鐘
(CLKRM=0),接收幀同步由FSR輸入(FSRM=0)。設置發(fā)送和接收幀的同步極性為高電平(FSXP=FSRP=0),發(fā)送時鐘上升沿發(fā)送數(shù)據(jù)、接收時鐘極性下降沿對接收數(shù)據(jù)進行采樣
(CLKXP=CLKRP=0)。使能采樣率發(fā)生器(GRST=1)。③數(shù)據(jù)格式設置。設置發(fā)送及接收數(shù)據(jù)格式均為單相幀(XPHASE=RPHASE=0),每幀1個字(XFRLEN1=
RFRLEN1=0),每字16位(XWDLEN1=RWDLEN1=010B)。若數(shù)據(jù)接收不對,可設置數(shù)據(jù)接收延遲1~2比特位(RDATDLY=0~2)。
④接收中斷由新的幀同步信號產(chǎn)生(RINTM=10B)。
⑤McBSP的其他各比特位均采用默認設置。編寫有關(guān)接收函數(shù)。
_McBSP1_RX_McBSP_int:
PSHMST1
RSBXSXM
LDMDRR11,A
AND#0x03FF,A;取低10位
STLA,*(_Ain);Ain為C文件定義的采樣存放單元,在匯編文件引用時需加下劃線
POPMST1
RET
8.7
D/A接口設計
8.7.1
TLV5617工作原理
TLV5617是一個帶3線串行輸入的雙10位DAC,最大輸出電壓為參考電壓的2倍。供電電壓為2.7V~5.5V,采用8引腳SOIC封裝,其引腳排列如圖8.24所示,適合于移動電話、電池供電測試儀表(即自動測試控制系統(tǒng))等領域使用。圖8.24
TLV5617引腳排列
TLV5617的功能框圖如圖8.25所示,引腳說明如表8.9所示。其輸入串口與TMS320的SPI接口相互兼容,每次輸入16位的串行數(shù)據(jù)。其中最高4位為控制位,用于產(chǎn)生數(shù)據(jù)更新
模式;中間10位產(chǎn)生模擬輸出;最后2位為任意位。最大輸入時鐘頻率fCLKmax為20MHz,最大輸入數(shù)據(jù)頻率為fupdatemax=
fCLKmax/16=1.25MHz。圖8.25
TLV5617功能框圖有關(guān)電氣特性說明如下:當VDD=2.7V~5.5V時,VIH=
2V~(VDD-1.5)V,VIL=(0~0.8)V,輸入阻抗RI為10MΩ,
輸入電容CI為5pF。在快速模式下,輸入帶寬為1.25MHz;
慢速模式下,輸入帶寬為625kHz。參考電壓VREF的范圍為0~(VDD-1.5)V。當VDD=5V時,VREF的推薦值為2.048V;當VDD=3V時,VREF的推薦值為1.024V。
要求負載阻抗RL≥2kΩ,負載電容CL≤100pF。當
RL=10kΩ時,輸出電壓VO=(VDD-0.4)V。TLV5617有兩種工作速度模式,即快速模式和慢速模式,它們可通過16位串行數(shù)據(jù)D14(SPD)進行設
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- GB/T 45180-2024健身器材適老化通用要求
- 2024年磚廠供應合作合同樣本版B版
- 廣東省珠海市語文中考模擬試卷六套【附參考答案】
- 專項項目轉(zhuǎn)讓居間服務協(xié)議2024版B版
- 2024游艇俱樂部會員權(quán)益購買合同63篇
- 專利技術(shù)獨家轉(zhuǎn)讓合同 2024年版版B版
- 6 摸一摸 說課稿-2024-2025學年科學一年級上冊青島版
- 2024流行休閑副食零售購銷協(xié)議樣本一
- 2024版石材產(chǎn)品購銷協(xié)議樣本版B版
- 2 學會寬容 第一課時 說課稿-2023-2024學年道德與法治六年級下冊統(tǒng)編版
- 2024年考研管理類綜合能力(199)真題及解析完整版
- 眼鏡銷售儀容儀表培訓
- “兩高”發(fā)布《關(guān)于辦理拒不執(zhí)行判決、裁定刑事案件適用法律若干問題的解釋》(新舊對照表)
- 醫(yī)生或醫(yī)技崗位招聘面試題與參考回答(某大型國企)2024年
- 2024國考:公司座談提綱2024
- 2024年掃地機器人市場動態(tài)及行業(yè)發(fā)展分析
- 藝術(shù)學概論學習通超星期末考試答案章節(jié)答案2024年
- 2024年區(qū)域牛羊肉獨家代理銷售協(xié)議
- 醫(yī)院消防安全知識培訓課件
- 美國反無人機系統(tǒng)未來趨勢報告 THE U.S. COUNTER-UNMANNED AERIAL SYSTEMS MARKET REPORT 2024-2029
- 地下車庫地面改造施工方案
評論
0/150
提交評論