《Multisim電子電路仿真教程》課件第7章

第7章

數(shù)字電子技術(shù)Multisim仿真實(shí)驗(yàn)

7.1集成門電路仿真實(shí)驗(yàn)

7.2組合邏輯電路的分析與設(shè)計(jì)

7.3編碼器仿真實(shí)驗(yàn)7.4譯碼器仿真實(shí)驗(yàn)

7.5數(shù)據(jù)選擇器仿真實(shí)驗(yàn)

7.6組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象仿真

7.7觸發(fā)器仿真實(shí)驗(yàn)

7.8移位寄存器仿真實(shí)驗(yàn)

7.9計(jì)數(shù)器仿真實(shí)驗(yàn)

7.10任意N進(jìn)制計(jì)數(shù)器仿真實(shí)驗(yàn)

7.11555應(yīng)用電路仿真實(shí)驗(yàn)

7.12DAC電路仿真實(shí)驗(yàn)

7.13ADC電路仿真實(shí)驗(yàn)

7.1集成門電路仿真實(shí)驗(yàn)

1．實(shí)驗(yàn)要求與目的

(1)驗(yàn)證常用門電路的功能。

(2)掌握集成門電路的邏輯功能。

2．實(shí)驗(yàn)原理

集成邏輯門電路是最簡(jiǎn)單、最基本的數(shù)字集成元件，任何復(fù)雜的組合邏輯電路和時(shí)序邏輯電路都是由邏輯門電路通過適當(dāng)?shù)倪壿嫿M合連接而成的。常用的基本邏輯門電路有：與門、或門、非門、與非門、或非門等。

3．實(shí)驗(yàn)電路及步驟

(1)TTL2輸入與門邏輯功能驗(yàn)證。實(shí)驗(yàn)電路如圖7-1所示。打開仿真開關(guān)，切換單刀雙擲開關(guān)J1和J2，觀察探測(cè)器的亮滅，驗(yàn)證集成與門74LS08的邏輯功能。探測(cè)器亮表示輸出高電平1，滅表示輸出低電平0。

圖7-1與門邏輯功能驗(yàn)證電路

(2)TTL2輸入與非門邏輯功能驗(yàn)證。實(shí)驗(yàn)電路如圖7-2所示。打開仿真開關(guān)，切換單刀雙擲開關(guān)J1和J2，觀察探測(cè)器的亮滅，驗(yàn)證集成與非門74LS00的邏輯功能。

(3)TTL2輸入或非門邏輯功能驗(yàn)證。實(shí)驗(yàn)電路如圖7-3所示。打開仿真開關(guān)，切換單刀雙擲開關(guān)J1和J2，觀察探測(cè)器的亮滅，驗(yàn)證集成或非門74LS02的邏輯功能。

圖7-2與非門邏輯功能驗(yàn)證電路

圖7-3或非門邏輯功能驗(yàn)證電路

(4)TTL非門邏輯功能驗(yàn)證。實(shí)驗(yàn)電路如圖7-4所示。打開仿真開關(guān)，切換單刀雙擲開關(guān)J1，觀察探測(cè)器的亮滅，驗(yàn)證集成非門74LS04的邏輯功能。

圖7-4非門邏輯功能驗(yàn)證電路

(5)TTL異或門邏輯功能驗(yàn)證。實(shí)驗(yàn)電路如圖7-5所示。打開仿真開關(guān)，切換單刀雙擲開關(guān)J1和J2，觀察探測(cè)器的亮滅，驗(yàn)證集成異或門74LS386的邏輯功能。

圖7-5異或門邏輯功能驗(yàn)證電路

4．思考題

(1)自己構(gòu)建電路，對(duì)其他集成電路的邏輯功能進(jìn)行仿真驗(yàn)證。

(2)對(duì)CMOS集成門電路進(jìn)行仿真驗(yàn)證。

7.2組合邏輯電路的分析與設(shè)計(jì)

1．實(shí)驗(yàn)要求與目的

(1)利用邏輯轉(zhuǎn)換儀對(duì)組合邏輯電路進(jìn)行分析與設(shè)計(jì)。

(2)掌握組合邏輯電路的分析與設(shè)計(jì)方法。

2．實(shí)驗(yàn)原理

組合邏輯電路是一種重要的數(shù)字邏輯電路。組合邏輯電路的穩(wěn)定輸出在任何時(shí)刻僅僅取決于同一時(shí)刻輸入信號(hào)的取值組合，而與電路以前的狀態(tài)無關(guān)。

根據(jù)給定的邏輯電路確定其邏輯功能的過程稱為電路的分析過程；根據(jù)邏輯要求求解邏輯電路的過程稱為電路的設(shè)計(jì)過程。

邏輯轉(zhuǎn)換儀是在Multisim2001軟件中常用的數(shù)字邏輯電路設(shè)計(jì)和分析的儀器，使用方便、簡(jiǎn)單，能很好地輔助電路的分析與設(shè)計(jì)。

3．實(shí)驗(yàn)電路及步驟

1)利用邏輯轉(zhuǎn)換儀對(duì)給定的邏輯電路進(jìn)行分析

(1)按圖7-6所示連接電路。

圖7-6待分析的組合邏輯電路

(2)雙擊邏輯轉(zhuǎn)換儀圖標(biāo)，在邏輯轉(zhuǎn)換儀面板上單擊按鈕(由邏輯電路轉(zhuǎn)換為真值表)，立刻得到電路的真值表，再單擊按鈕(由真值表轉(zhuǎn)換為簡(jiǎn)化邏輯函數(shù)表達(dá)式)，在面板的下面得到簡(jiǎn)化后的邏輯表達(dá)式。分析結(jié)果如圖7-7所示。

觀察真值表發(fā)現(xiàn)，在A、B、C三個(gè)輸入變量中有兩個(gè)或兩個(gè)以上為1時(shí)，輸出為1，否則輸出為0，因此這個(gè)電路是一個(gè)三人表決電路。

圖7-7經(jīng)分析得到的真值表和表達(dá)式

2)利用邏輯轉(zhuǎn)換儀設(shè)計(jì)邏輯電路

圖7-8真值表

(1)設(shè)計(jì)要求：設(shè)計(jì)一個(gè)火災(zāi)報(bào)警控制電路。該報(bào)警系統(tǒng)設(shè)有煙感、溫感和紫外線感三種不同類型的火災(zāi)探測(cè)器。為了防止誤報(bào)警，只有當(dāng)其中兩種或兩種以上的探測(cè)器發(fā)出火災(zāi)探測(cè)信號(hào)時(shí)，報(bào)警系統(tǒng)才產(chǎn)生控制信號(hào)。

(2)探測(cè)器發(fā)出的火災(zāi)探測(cè)信號(hào)有兩種可能：一種是高電平(1)，表示有火災(zāi)報(bào)警；一種是低電平(0)，表示無火災(zāi)報(bào)警。設(shè)A、B、C分別表示煙感、溫感和紫外線感三種探測(cè)器的探測(cè)信號(hào)，為報(bào)警電路的輸入信號(hào)；設(shè)Y為報(bào)警電路的輸出。在邏輯轉(zhuǎn)換儀面板上根據(jù)設(shè)計(jì)要求列出真值表，如圖7-8所示。

(3)在邏輯轉(zhuǎn)換儀面板上單擊按鈕后，得到圖7-8所示面板下方的邏輯函數(shù)表達(dá)式。

(4)再單擊按鈕，得到圖7-9所示的邏輯電路。

圖7-9設(shè)計(jì)的報(bào)警控制電路

4．思考題

(1)設(shè)計(jì)一個(gè)四變量一致電路，要求用與非門來實(shí)現(xiàn)。

(2)利用邏輯轉(zhuǎn)換儀對(duì)圖7-10所示邏輯電路進(jìn)行分析。

圖7-10待分析的組合邏輯電路

7.3編碼器仿真實(shí)驗(yàn)

1．實(shí)驗(yàn)要求與目的

(1)構(gòu)建編碼器實(shí)驗(yàn)電路。

(2)分析8線-3線優(yōu)先編碼器74LS148的邏輯功能。

2．實(shí)驗(yàn)原理

編碼器的邏輯功能是將輸入的每一個(gè)信號(hào)編成一個(gè)對(duì)應(yīng)的二進(jìn)制代碼。優(yōu)先編碼器的特點(diǎn)是允許編碼器同時(shí)輸入兩個(gè)以上編碼信號(hào)，但只對(duì)優(yōu)先級(jí)別最高的信號(hào)進(jìn)行編碼。

8線-3線優(yōu)先編碼器74LS148有8個(gè)信號(hào)輸入端，輸入端為低電平時(shí)表示請(qǐng)求編碼，為高電平時(shí)表示沒有編碼請(qǐng)求；有3個(gè)編碼輸出端，輸出3位二進(jìn)制代碼；編碼器還有一個(gè)使能端EI，當(dāng)其為低電平時(shí)，編碼器才能正常工作；還有兩個(gè)輸出端GS和E0，用于擴(kuò)展編碼功能，GS為0表示編碼器處于工作狀態(tài)，且至少有一個(gè)信號(hào)請(qǐng)求編碼；E0為0表示編碼器處于工作狀態(tài)，但沒有信號(hào)請(qǐng)求編碼。

3．實(shí)驗(yàn)電路

構(gòu)建8線-3線優(yōu)先編碼器的實(shí)驗(yàn)電路，如圖7-11所示。輸入信號(hào)通過單刀雙擲開關(guān)接優(yōu)先編碼器的輸入端，開關(guān)通過鍵盤上的A～H鍵控制接高電平(VCC)或低電平(地)。使能端通過Space鍵控制接高電平或低電平。輸出端接邏輯探測(cè)器的監(jiān)測(cè)輸出。

圖7-118線-3線優(yōu)先編碼器74LS148實(shí)驗(yàn)電路

4．實(shí)驗(yàn)步驟

(1)按圖7-11連接電路。

(2)打開仿真開關(guān)，按Space鍵使EI輸入端輸入高電平，觀察探測(cè)器的輸出。

(3)按Space鍵使EI輸入端輸入低電平，在輸入端依次輸入低電平，觀察探測(cè)器的變化。

(4)在輸入端同時(shí)輸入兩個(gè)以上的低電平，觀察探測(cè)器的變化。

5．實(shí)驗(yàn)數(shù)據(jù)及結(jié)論

實(shí)驗(yàn)結(jié)果如表7-1所示。

表7-1優(yōu)先編碼器74LS148功能表

優(yōu)先編碼器74LS148輸入端低電平有效，低電平表示有編碼請(qǐng)求。三個(gè)編碼輸出端A2、A1、A0以反碼形式輸出三位二進(jìn)制代碼。EI是使能端，當(dāng)其為低電平時(shí)，編碼器才能正常工作。GS和E0為輸出端。當(dāng)編碼器處于工作狀態(tài)，并且輸入端至少有一個(gè)信號(hào)請(qǐng)求編碼時(shí)，GS輸出0；當(dāng)編碼器處于工作狀態(tài)，且輸入端沒有信號(hào)請(qǐng)求編碼時(shí)，E0輸出0。

6．思考題

將兩片優(yōu)先編碼器74LS148擴(kuò)展成16線-4線編碼器，并進(jìn)行功能仿真。

7.4譯碼器仿真實(shí)驗(yàn)

1．實(shí)驗(yàn)要求與目的

(1)構(gòu)建3線-8線譯碼器實(shí)驗(yàn)電路。

(2)分析3線-8線譯碼器74LS138的邏輯功能。

(3)構(gòu)建顯示譯碼器的實(shí)驗(yàn)電路。

(4)分析7段顯示譯碼器74LS47的邏輯功能。

2．實(shí)驗(yàn)原理

譯碼是編碼的逆過程。譯碼器就是將輸入的二進(jìn)制代碼翻譯成輸出端的高、低電平信號(hào)。3線-8線譯碼器74LS138有3個(gè)代碼輸入端和8個(gè)信號(hào)輸出端。此外還有G1、G2A、G2B使能控制端，只有當(dāng)G1=1、G2A=0、G2B=0時(shí)，譯碼器才能正常工作。

7段LED數(shù)碼管俗稱數(shù)碼管，其工作原理是將要顯示的十進(jìn)制數(shù)分成7段，每段為一個(gè)發(fā)光二極管，利用不同發(fā)光段的組合來顯示不同的數(shù)字。74LS48是顯示譯碼器，可驅(qū)動(dòng)共陰極的7段LED數(shù)碼管。

3．實(shí)驗(yàn)電路

由74LS138構(gòu)成的實(shí)驗(yàn)電路如圖7-12所示。調(diào)用字信號(hào)發(fā)生器產(chǎn)生數(shù)字信號(hào)，作為譯碼器的輸入信號(hào)。輸出端連接8個(gè)邏輯探測(cè)器，觀察8路輸出信號(hào)的高低電平狀態(tài)。使能端G1接高電平，G2A和G2B接低電平。

圖7-123線-8線譯碼器74LS138實(shí)驗(yàn)電路

74LS48顯示譯碼器的實(shí)驗(yàn)電路如圖7-13所示。調(diào)用字信號(hào)發(fā)生器輸入8421BCD碼，3個(gè)單刀雙擲開關(guān)控制LT、RBI和BI/RBO接高電平或低電平，輸出端接7個(gè)邏輯探測(cè)器，監(jiān)測(cè)輸出電平的高低，同時(shí)驅(qū)動(dòng)7段LED共陰極數(shù)碼管。

圖7-1374LS48顯示譯碼器的實(shí)驗(yàn)電路

4．實(shí)驗(yàn)步驟

(1)按圖7-12連接電路。雙擊字信號(hào)發(fā)生器圖標(biāo)，打開字信號(hào)發(fā)生器面板，按圖7-14所示的內(nèi)容設(shè)置字信號(hào)發(fā)生器的各項(xiàng)內(nèi)容。

(2)打開仿真開關(guān)，不斷單擊字信號(hào)發(fā)生器面板上的單步輸出Step按鈕，觀察輸出信號(hào)與輸入代碼的對(duì)應(yīng)關(guān)系，并記錄下來。

(3)按圖7-13連接電路。雙擊字信號(hào)發(fā)生器圖標(biāo)，打開字信號(hào)發(fā)生器面板，按圖7-15所示的內(nèi)容設(shè)置字信號(hào)發(fā)生器的各項(xiàng)內(nèi)容。

(4)打開仿真開關(guān)，按A鍵控制～BI/RBO接高電平或低電平，觀察輸出信號(hào)和數(shù)碼管的顯示；當(dāng)BI/RBO接高電平時(shí)，按C鍵使～LT接低電平，觀察輸出信號(hào)和數(shù)碼管的顯示。

(5)～LT、～RBI和～BI/RBO都接高電平時(shí)，按字信號(hào)發(fā)生器面板上的單步輸出按鈕Step，觀察輸出信號(hào)與輸入代碼的對(duì)應(yīng)關(guān)系，并記錄下來。

圖7-14字信號(hào)發(fā)生器的設(shè)置

圖7-15字信號(hào)發(fā)生器的設(shè)置

5．實(shí)驗(yàn)數(shù)據(jù)及結(jié)論

74LS138的實(shí)驗(yàn)結(jié)果如表7-2所示。由結(jié)果可看出，74LS1383線-8線譯碼器的輸出是低電平有效。

表7-23線-8線譯碼器74LS138的功能表

表7-3顯示譯碼器74LS48的功能表

6．思考題

(1)將兩片3線-8線譯碼器74LS148擴(kuò)展成16線-4線譯碼器，并進(jìn)行功能仿真。

(2)設(shè)計(jì)電路顯示06.050，要求最前和最后的兩個(gè)零要滅掉，中間的零要顯示出來。

7.5數(shù)據(jù)選擇器仿真實(shí)驗(yàn)

1．實(shí)驗(yàn)要求與目的

(1)構(gòu)建數(shù)據(jù)選擇器的實(shí)驗(yàn)電路。

(2)分析數(shù)據(jù)選擇器的邏輯功能。

2．實(shí)驗(yàn)原理

數(shù)據(jù)選擇器是能從一組輸入數(shù)據(jù)中選出某一個(gè)輸出的電路。74LS153是集成雙4選1的數(shù)據(jù)選擇器。當(dāng)?shù)刂反aG1、G0端輸入不同的地址時(shí)，74LS153能從4個(gè)輸入數(shù)據(jù)中選出相應(yīng)的一個(gè)，從輸出端輸出。

3．實(shí)驗(yàn)電路

數(shù)據(jù)選擇器實(shí)驗(yàn)電路如圖7-16所示。

4．實(shí)驗(yàn)步驟

(1)按圖7-16連接數(shù)據(jù)選擇器實(shí)驗(yàn)電路。地址輸入開關(guān)設(shè)置為由A鍵和B鍵控制接高電平或低電平，使能端EN由C鍵控制，數(shù)據(jù)輸入由字信號(hào)發(fā)生器產(chǎn)生。字信號(hào)發(fā)生器按遞增編碼輸出，起始地址設(shè)置為0000，終止地址設(shè)置為000F，頻率設(shè)置為1kHz。電路的輸出和輸入都接到邏輯測(cè)試儀上以進(jìn)行監(jiān)測(cè)。

(2)打開仿真開關(guān)，單擊字信號(hào)發(fā)生器循環(huán)Cycle鍵，控制使能端EN接高電平或低電平，觀察輸出信號(hào)。當(dāng)使能端接低電平時(shí)，按A、B鍵改變地址輸入，使G1G0分別為00、01、10、11，觀察輸出信號(hào)。

圖7-16數(shù)據(jù)選擇器實(shí)驗(yàn)電路

(3)記錄不同輸入時(shí)的輸出信號(hào)。圖7-17所示是使能端EN為低電平，G1G2為11時(shí)由邏輯分析儀觀察到的輸入、輸出信號(hào)。編號(hào)14、15、16、17對(duì)應(yīng)的四路信號(hào)分別是第0、1、2、3路輸入信號(hào)，編號(hào)20對(duì)應(yīng)的信號(hào)是輸出信號(hào)。可以看到，輸出信號(hào)與第3路信號(hào)是一樣的，此時(shí)數(shù)據(jù)選擇器選擇的是輸出第3路數(shù)據(jù)。

圖7-17邏輯分析儀的觀察結(jié)果

(4)將各種不同輸入信號(hào)的測(cè)試結(jié)果匯總成一個(gè)表格，即為數(shù)據(jù)選擇的功能表。74LS153的功能表如表7-4所示。

表7-474LS153的功能表

7.6組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象仿真

1．實(shí)驗(yàn)要求與目的

(1)分析給定組合邏輯電路有無冒險(xiǎn)現(xiàn)象。

(2)采用修改邏輯設(shè)計(jì)的方法消除競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。

2．實(shí)驗(yàn)原理

當(dāng)組合邏輯電路的輸入信號(hào)發(fā)生變化時(shí)，由于門電路的延時(shí)作用，使信號(hào)從輸入經(jīng)過不同的通路傳輸?shù)捷敵黾?jí)所需的時(shí)間不同，從而電路輸出可能違反邏輯功能的尖峰脈沖(0型冒險(xiǎn))。如果負(fù)載對(duì)尖峰脈沖敏感，就必須設(shè)法將其消除。常用的消除競(jìng)爭(zhēng)冒險(xiǎn)的方法有接入濾波電路、引入選通脈沖和修改邏輯設(shè)計(jì)。

3．實(shí)驗(yàn)電路

綜合邏輯電路如圖7-18所示。

圖7-18組合邏輯電路

4．實(shí)驗(yàn)步驟

(1)按圖7-18連接電路，輸入A、C接高電平，輸入B接脈沖信號(hào)，脈沖信號(hào)的頻率設(shè)置為1kHz，輸入信號(hào)B和輸出信號(hào)Y接示波器，以監(jiān)測(cè)輸入、輸出信號(hào)波形。

(2)由示波器觀察到的信號(hào)波形如圖7-19所示。

分析圖7-18所示的組合邏輯電路，輸出 ，當(dāng)A=C=1時(shí)， ,輸出恒為1。

圖7-19組合邏輯電路的競(jìng)爭(zhēng)冒險(xiǎn)

再觀察輸出波形。在輸入信號(hào)B由1變0時(shí)，輸出出現(xiàn)了負(fù)尖脈沖，此時(shí)邏輯電路由于競(jìng)爭(zhēng)冒險(xiǎn)而產(chǎn)生了錯(cuò)誤輸出；在輸入信號(hào)B由0變1時(shí)，電路也有競(jìng)爭(zhēng)，但沒有產(chǎn)生錯(cuò)誤的邏輯輸出。所以冒險(xiǎn)一定是由競(jìng)爭(zhēng)產(chǎn)生的，但競(jìng)爭(zhēng)不一定會(huì)產(chǎn)生冒險(xiǎn)。

如果電路對(duì)尖峰脈沖敏感，顯然錯(cuò)誤的邏輯輸出會(huì)影響電路的正常工作，因此通常要設(shè)法將其消除。

(3)用修改邏輯的方法來消除電路中產(chǎn)生的競(jìng)爭(zhēng)冒險(xiǎn)。增加冗余項(xiàng)AC，即 。當(dāng)A=C=1時(shí)，無論B如何變化，Y始終保持為1，不會(huì)再出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)。修改后的邏輯電路如圖7-20所示。

圖7-20修改后的組合邏輯電路

(4)用示波器觀察輸入、輸出信號(hào)波形，如圖7-21所示。可以看到，在修改邏輯后，電路的輸出恒為1，消除了競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。

圖7-21修改邏輯后的電路波形

5．思考題

(1)設(shè)計(jì)一個(gè)可能會(huì)產(chǎn)生正尖峰脈沖冒險(xiǎn)(1型冒險(xiǎn))的組合邏輯電路，并進(jìn)行仿真。

(2)消除電路的競(jìng)爭(zhēng)冒險(xiǎn)，并進(jìn)行仿真。

7.7觸發(fā)器仿真實(shí)驗(yàn)

1．實(shí)驗(yàn)要求與目的

(1)觀察并分析各種觸發(fā)器的邏輯功能。

(2)觀察異步置1、置0端的作用。

2．實(shí)驗(yàn)原理

觸發(fā)器是構(gòu)成時(shí)序邏輯電路的基本邏輯單元，具有記憶、存儲(chǔ)二進(jìn)制信息的功能。根據(jù)邏輯功能的不同，可以將觸發(fā)器分為RS、JK、D、T觸發(fā)器等。同步觸發(fā)器受時(shí)鐘CP電平的控制；邊沿觸發(fā)器是指只能在時(shí)鐘CP上升沿或下降沿才能根據(jù)輸入信號(hào)進(jìn)行狀態(tài)轉(zhuǎn)換，而在其他時(shí)刻輸入信號(hào)的變化不會(huì)影響輸出狀態(tài)的觸發(fā)器。

異步置1、置0端不受CP和輸入信號(hào)的控制，可以直接置觸發(fā)器狀態(tài)為1或0。

3．實(shí)驗(yàn)電路和步驟

1)基本RS觸發(fā)

基本RS觸發(fā)器是各種觸發(fā)器電路中最簡(jiǎn)單的一種。

(1)實(shí)驗(yàn)電路：由與非門構(gòu)成的基本RS觸發(fā)器如圖7-22所示，兩個(gè)輸入端用R鍵和S鍵控制。

(2)通過按R鍵和S鍵分別輸入00、01、10、11四種狀態(tài)，觀察輸出Q和的變化，并記錄下來。

當(dāng)輸入端輸入00時(shí)，同時(shí)按R和S鍵，觀察輸出信號(hào)，會(huì)發(fā)現(xiàn)由于不可能做到完全同時(shí)，因此輸出的狀態(tài)是不確定的。

圖7-22由與非門構(gòu)成的基本RS觸發(fā)器

表7-5由與非門構(gòu)成的基本RS觸發(fā)器的功能表

2)同步RS觸發(fā)器

同步RS觸發(fā)器與基本RS觸發(fā)器相比多了一個(gè)同步時(shí)鐘CP信號(hào)，只有在同步信號(hào)到達(dá)時(shí)，觸發(fā)器才按輸入信號(hào)的狀態(tài)改變其輸出狀態(tài)。

(1)實(shí)驗(yàn)電路：如圖7-23所示，同步RS觸發(fā)器的信號(hào)輸入及時(shí)鐘輸入均用開關(guān)控制，輸出用邏輯探測(cè)器監(jiān)測(cè)。

圖7-23同步RS觸發(fā)器

(2)按A鍵使CP輸入低電平，通過按B鍵和C鍵改變S和R輸入端的狀態(tài)，觀察并記錄觸發(fā)器輸出端Q和的狀態(tài)。

(3)按A鍵使CP輸入高電平，通過按B鍵和C鍵改變S和R輸入端的狀態(tài)，分別輸入00、01、10、11四種狀態(tài)，觀察輸出Q和的變化，并記錄下來。

表7-6同步RS觸發(fā)器的功能表

3)邊沿JK觸發(fā)器

74LS112集成芯片包含兩個(gè)完全獨(dú)立的邊沿JK觸發(fā)器。

(1)實(shí)驗(yàn)電路：按圖7-24連接JK觸發(fā)器實(shí)驗(yàn)電路。

圖7-24JK觸發(fā)器實(shí)驗(yàn)電路

(2)分別按A、B、C、D、E鍵改變S、J、CLK、K、R的狀態(tài)，觀察輸出端Q的變化，探測(cè)器亮表示輸出高電平。將結(jié)果記錄在表7-7中。

當(dāng)R=S=1，J=K=1時(shí)，輸入時(shí)鐘信號(hào)和輸出信號(hào)如圖7-25所示。為了觀察方便，將時(shí)鐘信號(hào)上移了0.2格，輸出信號(hào)下移了1.6格。從示波器顯示的波形可以看到，在時(shí)鐘信號(hào)的下降沿，輸出信號(hào)發(fā)生翻轉(zhuǎn)。

圖7-25J=K=1時(shí)JK觸發(fā)器輸出信號(hào)

表7-7邊沿JK觸發(fā)器功能表

4)邊沿D觸發(fā)器

74LS74集成芯片包含兩個(gè)完全獨(dú)立的邊沿D觸發(fā)器。

(1)實(shí)驗(yàn)電路：按圖7-26連接D觸發(fā)器實(shí)驗(yàn)電路。

圖7-26D觸發(fā)器實(shí)驗(yàn)電路

(2)分別按A、B、C、D鍵改變

～PR、CLK、D、～CLR的狀態(tài)，觀察輸出端Q的變化，探測(cè)器亮表示輸出高電平。將結(jié)果記錄在表7-8中。

表7-8邊沿D觸發(fā)器功能表

當(dāng)

～PR=～CLR=1時(shí)，不斷按C鍵切換D輸入端的狀態(tài)，用邏輯分析儀可同時(shí)觀察到時(shí)鐘信號(hào)、D信號(hào)和Q端輸出信號(hào)的時(shí)序波形，如圖7-27所示。

圖7-27D觸發(fā)器的時(shí)序波形

觀察邏輯分析儀顯示的時(shí)序波形可以看到，在時(shí)鐘信號(hào)的上升沿，輸出信號(hào)隨著輸入D信號(hào)的變化而變化。

由表7-8可見：直接置位端～PR和直接復(fù)位端～CLR不受時(shí)鐘CLK和D輸入信號(hào)的控制，低電平有效。74LS47是上升沿觸發(fā)的電路。

4．思考題

(1)如何將JK觸發(fā)器轉(zhuǎn)換為T觸發(fā)器?

(2)如何將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器?

7.8移位寄存器仿真實(shí)驗(yàn)

1．實(shí)驗(yàn)要求與目的

(1)設(shè)計(jì)一個(gè)用D觸發(fā)器構(gòu)成的四位移位寄存器。

(2)掌握集成移位寄存器的測(cè)試和應(yīng)用方法。

2．實(shí)驗(yàn)原理

n位觸發(fā)器可構(gòu)成n位寄存器，用來寄存n位二進(jìn)制代碼。移位寄存器除了具有存儲(chǔ)代碼的功能外，還具有移位的功能，即寄存器中所存代碼能夠在移位脈沖的作用下，依次左移或右移。

集成芯片74LS194可以完成串行輸入左移/右移、并行輸入左移/右移、保持、異步復(fù)位等功能。

74LS194引腳功能如下：

>SL：左移數(shù)據(jù)輸入端；

>SR：右移數(shù)據(jù)輸入端；

>S1、S0：方式控制端；

>～CLR：異步復(fù)位端；

>DCBA：并行置數(shù)數(shù)據(jù)輸入端。

3．實(shí)驗(yàn)電路

由D觸發(fā)器構(gòu)成的移位寄存器實(shí)驗(yàn)電路如圖7-28所示。集成移位寄存器74LS194實(shí)驗(yàn)電路如圖7-29所示。

圖7-28由D觸發(fā)器構(gòu)成的移位寄存器

4．實(shí)驗(yàn)步驟

(1)按圖7-28連接電路。低位觸發(fā)器的輸出接高位觸發(fā)器的輸入，串行數(shù)據(jù)輸入端D通過單刀雙擲開關(guān)接高電平或低電平(數(shù)據(jù)1或0)，時(shí)鐘信號(hào)CLK接脈沖信號(hào)。

(2)按Space(空格)鍵，改變數(shù)據(jù)輸入，觀察邏輯探測(cè)器的亮滅。同時(shí)打開邏輯測(cè)試儀觀察時(shí)序波形。當(dāng)輸入數(shù)據(jù)1時(shí)，可觀察到先是低位探測(cè)器1個(gè)亮，然后是2個(gè)亮，接下來是3個(gè)亮，然后是4個(gè)亮。如果不改變輸入，則一直是4個(gè)亮。若按Space鍵使D端輸入0，則輸出會(huì)一個(gè)一個(gè)地滅。

由時(shí)序測(cè)試儀測(cè)得的時(shí)序波形如圖7-30所示。

圖7-29集成移位寄存器74LS194實(shí)驗(yàn)電路

圖7-30移位寄存器時(shí)序波形

(3)按圖7-29連接電路。時(shí)鐘信號(hào)CLK由脈沖信號(hào)源提供。S0、S1、SR、SL分別由A、B、C、D鍵控制接高電平或低電平，并行輸入DCBA=1011，輸出端接邏輯探測(cè)器。

(4)打開仿真開關(guān)，單擊A和B，使S1S0=11，觀察移位寄存器的輸出變化。

(5)按A鍵和B鍵，使S1S0=01。按C鍵，不斷改變右移輸入數(shù)據(jù)，觀察數(shù)據(jù)右移串行輸出。

(6)按A鍵和B鍵，使S1S0=10。按D鍵，不斷改變左移輸入數(shù)據(jù)，觀察數(shù)據(jù)左移串行輸出。

5．實(shí)驗(yàn)結(jié)論

當(dāng)74LS194的控制端S1S0=00時(shí)，觸發(fā)器保持輸出狀態(tài)；當(dāng)S1S0=01時(shí)，數(shù)據(jù)從SR端輸入，右移串行輸出；當(dāng)S1S0=10時(shí)，數(shù)據(jù)從SL端輸入，左移串行輸出；當(dāng)S1S0=11時(shí)，將DCBA輸入端的數(shù)據(jù)并行輸出到QDQCQBQA。

7.9計(jì)數(shù)器仿真實(shí)驗(yàn)

1．實(shí)驗(yàn)要求與目的

(1)分析集成計(jì)數(shù)器74LS160和74LS191的邏輯功能。

(2)掌握集成計(jì)數(shù)器的邏輯功能和各控制端的作用。

2．實(shí)驗(yàn)原理

在數(shù)字電路中，能計(jì)算輸入脈沖個(gè)數(shù)的電路稱為計(jì)數(shù)器。計(jì)數(shù)器的基本功能是統(tǒng)計(jì)時(shí)鐘脈沖的個(gè)數(shù)，即實(shí)現(xiàn)計(jì)數(shù)操作，也可用于分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖等。根據(jù)計(jì)數(shù)脈沖引入的不同，可將計(jì)數(shù)器分為同步計(jì)數(shù)器和異步計(jì)數(shù)器；根據(jù)計(jì)數(shù)過程中數(shù)值的增減情況，可將計(jì)數(shù)器分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器；根據(jù)計(jì)數(shù)器中計(jì)數(shù)長(zhǎng)度的不同，可將計(jì)數(shù)器分為二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器和N進(jìn)制計(jì)數(shù)器。

表7-974LS160功能表

表7-1074LS191功能表

3．實(shí)驗(yàn)電路

74LS160集成同步十進(jìn)制加法計(jì)數(shù)器實(shí)驗(yàn)電路如圖7-31所示。74LS191二進(jìn)制加/減同步計(jì)數(shù)器實(shí)驗(yàn)電路如圖7-32所示。

圖7-3174LS160集成同步十進(jìn)制加法計(jì)數(shù)器實(shí)驗(yàn)電路

圖7-3274LS191二進(jìn)制加/減同步計(jì)數(shù)器實(shí)驗(yàn)電路

4．實(shí)驗(yàn)步驟

1)由74LS160構(gòu)成的十進(jìn)制加法同步計(jì)數(shù)器仿真實(shí)驗(yàn)步驟

(1)按圖7-31所示連接電路。

(2)按A、B、C、D鍵切換～CLR、～LOAD、ENT、ENP接高電平或低電平，打開仿真開關(guān)，觀察數(shù)碼管顯示的輸出信號(hào)，驗(yàn)證各控制端的功能。

(3)按相應(yīng)的鍵使～CLR、～LOAD、ENT、ENP都接高電平，打開仿真開關(guān)，觀察數(shù)碼管顯示數(shù)字的變化規(guī)律，并打開邏輯分析儀觀察各時(shí)序波形。通過觀察邏輯探測(cè)器X1的亮滅，可發(fā)現(xiàn)當(dāng)該計(jì)數(shù)器計(jì)到9時(shí)，探測(cè)器X1亮，這表明進(jìn)位輸出端有進(jìn)位輸出且高電平有效。圖7-33所示是邏輯分析儀測(cè)得的時(shí)序波形。

圖7-33用邏輯分析儀測(cè)得的時(shí)序波形(74LS160)

2)由74LS191構(gòu)成的二進(jìn)制加/減同步計(jì)數(shù)器仿真實(shí)驗(yàn)步驟

(1)按圖7-32所示連接電路。

(2)按A、B、C鍵切換～CTEN、～U/D、～LOAD的高低電平，同時(shí)觀察數(shù)碼管顯示的輸出信號(hào)，驗(yàn)證各控制端的功能。

(3)在計(jì)數(shù)狀態(tài)時(shí)，觀察探測(cè)器X1和X2，發(fā)現(xiàn)當(dāng)該計(jì)數(shù)器計(jì)到F時(shí)，探測(cè)器X2滅，表明進(jìn)位(借位)輸出端有進(jìn)位(借位)輸出且低電平有效；當(dāng)該計(jì)數(shù)器從F計(jì)到0時(shí)，探測(cè)器X1亮，表明計(jì)數(shù)發(fā)生最大與最小轉(zhuǎn)換且高電平有效。

(4)邏輯分析儀在遞減計(jì)數(shù)狀態(tài)時(shí)觀察到的時(shí)序波形如圖7-34所示。

圖7-34用邏輯分析儀測(cè)得的時(shí)序波形(74LS191)

5．思考題

驗(yàn)證其他計(jì)數(shù)器如74LS90、74LS161、74LS175等的邏輯功能。

7.10任意N進(jìn)制計(jì)數(shù)器仿真實(shí)驗(yàn)

1．實(shí)驗(yàn)要求與目的

(1)用集成同步十進(jìn)制計(jì)數(shù)器74LS160構(gòu)成八進(jìn)制的計(jì)數(shù)器。

(2)靈活掌握構(gòu)成任意N進(jìn)制計(jì)數(shù)器的三種方法。

2．實(shí)驗(yàn)原理

集成計(jì)數(shù)器產(chǎn)品絕大多數(shù)是二進(jìn)制、十進(jìn)制計(jì)數(shù)器，其他進(jìn)制的產(chǎn)品數(shù)量較少。經(jīng)常將現(xiàn)有的二進(jìn)制、十進(jìn)制集成計(jì)數(shù)器采用一定的方法構(gòu)成其他進(jìn)制的計(jì)數(shù)器，常用的方法有三種。

(1)清零復(fù)位法。該方法適用于構(gòu)成N(N＜M，M是集成計(jì)數(shù)器的模)進(jìn)制的計(jì)數(shù)器。原理是當(dāng)計(jì)數(shù)器從零狀態(tài)開始計(jì)數(shù)，計(jì)數(shù)到某個(gè)狀態(tài)(根據(jù)設(shè)計(jì)需要具體確定)時(shí)，將該狀態(tài)譯碼產(chǎn)生置零信號(hào)送到計(jì)數(shù)器的清零端，使計(jì)數(shù)器重新從零開始計(jì)數(shù)。這樣可以跳過若干個(gè)狀態(tài)，實(shí)現(xiàn)N進(jìn)制計(jì)數(shù)。

(2)預(yù)置數(shù)法。該方法同樣只能構(gòu)成N(N＜M，M是集成計(jì)數(shù)器的模)進(jìn)制的計(jì)數(shù)器。其原理是當(dāng)計(jì)數(shù)器計(jì)數(shù)到某個(gè)狀態(tài)時(shí)，將該狀態(tài)譯碼產(chǎn)生置數(shù)信號(hào)送到計(jì)數(shù)器的置數(shù)端，使計(jì)數(shù)器跳過若干個(gè)狀態(tài)，實(shí)現(xiàn)N進(jìn)制計(jì)數(shù)。

(3)級(jí)聯(lián)法。該方法將兩個(gè)或兩個(gè)以上的計(jì)數(shù)器按一定的方法級(jí)聯(lián)，構(gòu)成一個(gè)新的計(jì)數(shù)器。該計(jì)數(shù)器的模為兩個(gè)計(jì)數(shù)器模的乘積。通常的級(jí)聯(lián)方法有兩種，一種是將低位片的進(jìn)位輸出端連接到高位片的使能端，另一種是將低位片的進(jìn)位輸出端連接到高位片的時(shí)鐘端。

3．實(shí)驗(yàn)電路

用清零復(fù)位法構(gòu)成的八進(jìn)制計(jì)數(shù)器如圖7-35所示，用預(yù)置數(shù)法構(gòu)成的八進(jìn)制計(jì)數(shù)器如圖7-36所示，用級(jí)聯(lián)法構(gòu)成的六十進(jìn)制計(jì)數(shù)器如圖7-37所示。

圖7-35用清零復(fù)位法構(gòu)成的八進(jìn)制計(jì)數(shù)器

圖7-36用預(yù)置數(shù)法構(gòu)成的八進(jìn)制計(jì)數(shù)器

圖7-37用級(jí)聯(lián)法構(gòu)成的六十進(jìn)制計(jì)數(shù)器

4．實(shí)驗(yàn)步驟

1)用清零復(fù)位法構(gòu)成的八進(jìn)制計(jì)數(shù)器仿真實(shí)驗(yàn)步驟

(1)按圖7-35所示連接電路，采用清零復(fù)位法構(gòu)成八進(jìn)制計(jì)數(shù)器。

(2)分析電路可知，當(dāng)計(jì)數(shù)到“8”，即QDQCQBQA=1000時(shí)，通過非門使74LS160的清零端～CLR為零，74LS160被異步復(fù)位，強(qiáng)行從“8”狀態(tài)返回到“0”狀態(tài)并重新開始計(jì)數(shù)，從而構(gòu)成八進(jìn)制計(jì)數(shù)器。

(3)打開仿真開關(guān)，觀察輸出端數(shù)碼管的變化，并打開邏輯分析儀觀察各時(shí)序波形。由邏輯分析儀觀察到的時(shí)序波形如圖7-38所示，同時(shí)數(shù)碼管循環(huán)顯示0～7。

圖7-38用清零復(fù)位法構(gòu)成的八進(jìn)制計(jì)數(shù)器的時(shí)序波形

2)用預(yù)置數(shù)法構(gòu)成的八進(jìn)制計(jì)數(shù)器仿真實(shí)驗(yàn)步驟

(1)按圖7-36所示連接電路，采用預(yù)置數(shù)法構(gòu)成八進(jìn)制計(jì)數(shù)器。

(2)分析電路可知，當(dāng)計(jì)數(shù)到“7”，即QDQCQBQA=0111時(shí)，通過與非門使74LS160的同步預(yù)置數(shù)端～LOAD為0，74LS160在下一個(gè)脈沖的上升沿到來時(shí)被同步置數(shù)。由于輸入端輸入DCBA=0000，因此輸出端QDQCQBQA=0000，輸出從“7”狀態(tài)返回到“0”狀態(tài)并重新開始計(jì)數(shù)，從而構(gòu)成八進(jìn)制計(jì)數(shù)器。

(3)打開仿真開關(guān)，觀察輸出端數(shù)碼管的變化，并打開邏輯分析儀觀察各時(shí)序波形。由邏輯分析儀觀察到的時(shí)序波形如圖7-39所示，同時(shí)數(shù)碼管循環(huán)顯示0～7。

圖7-39用預(yù)置數(shù)法構(gòu)成的八進(jìn)制計(jì)數(shù)器的時(shí)序波形

3)用級(jí)聯(lián)法構(gòu)成的六十進(jìn)制計(jì)數(shù)器仿真實(shí)驗(yàn)步驟

(1)按圖7-37連接電路。U1是采用預(yù)置數(shù)的方法構(gòu)成的六進(jìn)制計(jì)數(shù)器，U4是十進(jìn)制計(jì)數(shù)器，將U4的進(jìn)位輸出通過一個(gè)非門連接到U1的時(shí)鐘端實(shí)現(xiàn)計(jì)數(shù)器的級(jí)聯(lián)。

(2)打開仿真開關(guān)，觀察數(shù)碼管的變化，可以看到數(shù)碼管顯示的數(shù)字從00計(jì)數(shù)到59，然后再回到00開始計(jì)數(shù)，實(shí)現(xiàn)了六十進(jìn)制計(jì)數(shù)。

5．思考題

(1)如何利用級(jí)聯(lián)法將兩個(gè)二進(jìn)制加法計(jì)數(shù)器74LS161構(gòu)成一個(gè)模256的計(jì)數(shù)器？

(2)如何利用最高位與下級(jí)時(shí)鐘相連，將兩個(gè)二進(jìn)制加法計(jì)數(shù)器74LS161構(gòu)成一個(gè)模100的計(jì)數(shù)器？

(3)如何利用清零復(fù)位法將二進(jìn)制計(jì)數(shù)器74LS161構(gòu)成一個(gè)模5的計(jì)數(shù)器？

(4)如何利用預(yù)置數(shù)法將二進(jìn)制加法計(jì)數(shù)器74LS161構(gòu)成一個(gè)模5的計(jì)數(shù)器。

7.11555應(yīng)用電路仿真實(shí)驗(yàn)

1．實(shí)驗(yàn)要求與目的

(1)用555定時(shí)器設(shè)計(jì)一個(gè)多諧振蕩器，觀察輸出信號(hào)波形。

(2)用555定時(shí)器設(shè)計(jì)一個(gè)單穩(wěn)態(tài)觸發(fā)器，觀察在輸入脈沖的作用下電路狀態(tài)的變化。

圖7-40555定時(shí)器的引腳圖

(3)用555定時(shí)器設(shè)計(jì)一個(gè)施密特觸發(fā)器，觀察電路的輸入、輸出波形，并分析其電壓傳輸特性。

(4)掌握由555定時(shí)器構(gòu)成的各種應(yīng)用電路。

2．實(shí)驗(yàn)原理

以555定時(shí)器為核心的各種應(yīng)用電路具有結(jié)構(gòu)簡(jiǎn)單、性能可靠、外接元件少等優(yōu)點(diǎn)。典型的應(yīng)用電路有多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器等。

555定時(shí)器的引腳如圖7-40所示，555定時(shí)器的功能如表7-11所示。

表7-11555定時(shí)器的功能表

3．實(shí)驗(yàn)電路

由555定時(shí)器構(gòu)成的多諧振蕩器電路如圖7-41所示，構(gòu)成的單穩(wěn)態(tài)觸發(fā)器電路如圖7-42所示，構(gòu)成的施密特觸發(fā)器電路如圖7-43所示。

圖7-41由定時(shí)器構(gòu)成的多諧振蕩器

圖7-42由定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器

圖7-43由555定時(shí)器構(gòu)成的施密特觸發(fā)器

4．實(shí)驗(yàn)步驟

1)多諧振蕩器實(shí)驗(yàn)步驟

(1)按圖7-41所示連接電路。

(2)打開仿真開關(guān)，利用示波器觀察電容C2的充、放電波形和555定時(shí)器輸出端的信號(hào)。打開示波器，觀察到的信號(hào)波形如圖7-44所示。

移動(dòng)數(shù)軸，讀取數(shù)據(jù)，可以測(cè)得輸出信號(hào)周期為13.8ms，理論公式計(jì)算為

(3)改變R1的大小，觀察波形的變化。

(4)改變R2的大小，觀察波形的變化。

(5)改變C2的大小，觀察波形的變化。

T?=?0.7(R1?+?2R2)C2?=?0.7(10?+?2?×?5)×?103?×?1?×?10－6?=?14?×?10－3?=?14ms圖7-44多諧振蕩器仿真波形

2)單穩(wěn)態(tài)觸發(fā)器實(shí)驗(yàn)步驟

(1)按圖7-42所示連接電路。輸入信號(hào)采用脈沖信號(hào)，頻率設(shè)置為10Hz，占空比設(shè)置為90%。

(2)打開仿真開關(guān)，利用示波器觀察輸入、輸出和電容上的信號(hào)波形。由于一臺(tái)示波器只能同時(shí)觀察兩路信號(hào)波形，因此為了同時(shí)觀察輸入、輸出和電容上的波形，這里調(diào)用了兩臺(tái)示波器。由示波器XSC1觀察到的波形如圖7-45所示，可以看到，當(dāng)輸入負(fù)脈沖時(shí)，輸出信號(hào)由低電平翻轉(zhuǎn)成高電平。同時(shí)打開示波器XSC2，觀察到的波形如圖7-46所示，當(dāng)輸出信號(hào)翻轉(zhuǎn)為高電平時(shí)，電容C2開始充電，當(dāng)充到(2/3)VCC時(shí)，輸出由高電平翻轉(zhuǎn)為低電平，直到下一次輸入負(fù)脈沖時(shí)為止。所以，電路的高電平狀態(tài)是暫態(tài)，維持的時(shí)間由電容的充電時(shí)間決定；低電平狀態(tài)是穩(wěn)態(tài)，如果沒有輸入負(fù)脈沖觸發(fā)，則會(huì)一直持續(xù)下去。

圖7-45單穩(wěn)態(tài)觸發(fā)器的輸出和電容上的波形

圖7-46單穩(wěn)態(tài)觸發(fā)器的輸入、輸出波形

移動(dòng)數(shù)軸，讀取暫態(tài)維持的時(shí)間為16ms，理論公式計(jì)算為

TW=1.1RC=1.1×15×103×1×10－6=15.2ms

計(jì)算結(jié)果與測(cè)量結(jié)果基本一致。

(3)改變R1的大小，觀察各波形的變化。

(4)改變C2的大小，觀察各波形的變化。

3)施密特觸發(fā)器實(shí)驗(yàn)步驟

(1)按圖7-43所示連接電路。

(2)將由函數(shù)信號(hào)發(fā)生器產(chǎn)生的三角波信號(hào)作為輸入信號(hào)送至555定時(shí)器的輸入端THR和TRI，并設(shè)置三角波的頻率為1Hz，幅度為10V。

(3)雙擊示波器圖標(biāo)，打開仿真開關(guān)，觀察輸入、輸出信號(hào)波形，如圖7-47所示。移動(dòng)數(shù)軸，讀取相應(yīng)的數(shù)據(jù)，得出：當(dāng)輸入電壓增加到(2/3)VCC，即(2/3)×5≈3.3V時(shí)，輸出波形從高電平翻轉(zhuǎn)為低電平；當(dāng)輸入電壓減小到(1/3)VCC，即(1/3)×5≈1.67V時(shí)，輸出波形從低電平翻轉(zhuǎn)為高電平。

圖7-47施密特觸發(fā)器的輸入、輸出波形

5．思考題

(1)如何利用555定時(shí)器構(gòu)建一個(gè)脈寬可調(diào)的多諧振蕩器?

(2)如何利用555定時(shí)器構(gòu)建一個(gè)壓控分頻電路？

(3)如何利用555定時(shí)器構(gòu)建一個(gè)整形電路？

7.12DAC電路仿真實(shí)驗(yàn)

1．實(shí)驗(yàn)要求與目的

(1)構(gòu)建DAC仿真實(shí)驗(yàn)電路，了解DAC的作用。

(2)掌握DAC的基本工作原理。

(3)熟悉DAC集成電路的使用方法。

2．實(shí)驗(yàn)原理

DAC是將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)的電路。集成DAC轉(zhuǎn)換電路很多，其中DAC0832是一種常用的8位DAC轉(zhuǎn)換電路。

DAC電路輸入的數(shù)字信號(hào)是一種二進(jìn)制編碼，通過轉(zhuǎn)換，按每位權(quán)的大小換算成相應(yīng)的模擬量，然后將代表各位的模擬量相加，所得的和就是與輸入的數(shù)字