數(shù)電第4版 課件 10CMOS門電路的電氣特性_第1頁
數(shù)電第4版 課件 10CMOS門電路的電氣特性_第2頁
數(shù)電第4版 課件 10CMOS門電路的電氣特性_第3頁
數(shù)電第4版 課件 10CMOS門電路的電氣特性_第4頁
數(shù)電第4版 課件 10CMOS門電路的電氣特性_第5頁
已閱讀5頁,還剩15頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

什么是電氣特性?

門電路的外部特性,包括電壓傳輸特性、輸入特性、輸出特性、動(dòng)態(tài)特性。2.4.3CMOS門電路的靜態(tài)特性CD4011數(shù)據(jù)手冊(cè)

電氣特性包括靜態(tài)特性和動(dòng)態(tài)特性兩方面。1.電壓傳輸特性

用來描述輸入電壓和輸出電壓關(guān)系的曲線,就稱為門電路的電壓傳輸特性。V2vIvOV112.4.3CMOS門電路的靜態(tài)特性實(shí)驗(yàn)電路vI/V5.03.51.5AB5.00CDvO/VAB段:vI<VT,VTN截止,VTP導(dǎo)通,輸出電壓vO≈VDD

CD段:vI>VDD-

VT,VTN導(dǎo)通,VTP截止,輸出電壓vO≈0VBC段:VT≤vI≤VDD-VT

,VTP、VTN均導(dǎo)通。當(dāng)vI=VDD/2時(shí),VTP和VTN

導(dǎo)通程度相當(dāng)。2.1.3CMOS門電路的靜態(tài)特性AB段:VTN管截止,流過VTN和VTP管的漏極電流幾乎為0。CD段:VTP管截止,流過VTN和VTP管的漏極電流幾乎為0。BC段:VTP、VTN同時(shí)導(dǎo)通。有電流流過VTN和VTP管,當(dāng)vI=1/2VDD時(shí),漏極電流最大。電流傳輸特性

2.4.3CMOS門電路的靜態(tài)特性CMOS門電路的高低電平電壓范圍2.4.3CMOS門電路的靜態(tài)特性VIH(min):保證能被識(shí)別為高電平的最小輸入電壓;VIL(max):保證能被識(shí)別為低電平的最大輸入電壓;VOH(min):輸出為高電平時(shí)的最小輸出電壓;VOL(max):輸出為低電平時(shí)的最大輸出電壓。vI/V5.03.51.5AB5.00CDvO/VCMOS門電路的高低電平參數(shù)(74HC04)2.4.3CMOS門電路的靜態(tài)特性符號(hào)參數(shù)測(cè)試條件最小值最大值單位VIH輸入高電平電壓VDD=4.5V3.15—VVIL輸入低電平電壓VDD=4.5V—1.35VVOH輸出高電平電壓VDD=4.5V,IOH=-20μA4.4—VVDD=4.5V,IOH=-4mA3.84—VVOL輸出低電平電壓VDD=4.5V,IOL=20μA—0.1VVDD=4.5V,IOL=4mA0.33V噪聲容限低電平噪聲容限高電平噪聲容限VNL=VIL(max)-VOL(max)VNH=VOH(min)-VIH(min)G111G2VOL(max)VIH(min)VOH(min)VIL(max)2.4.3CMOS門電路的靜態(tài)特性例1:門電路參數(shù)由大到小排列正確的是

。A.VOH(min)、VIH(min)、VIL(max)、VOL(max)

B.VIH(min)、VOH(min)、VOL(max)、VIL(max)C.VOH(min)、VIH(min)、VOL(max)、VIL(max)D.VIH(min)、VOH(min)、VIL(max)、VOL(max)2.4.3CMOS門電路的靜態(tài)特性例2:根據(jù)數(shù)據(jù)手冊(cè)提供的參數(shù),計(jì)算74HC04在VDD=6V時(shí)的低電平噪聲容限VNL和高電平噪聲容限VNH。2.4.3CMOS門電路的靜態(tài)特性VIH(min)=70%VDD=4.2VVIL(max)=30%VDD=1.8VVNL=VIL(max)

-VOL(max)=1.8-0.1=1.7VVNH=VOH(min)

-VIH(min)=5.9-

4.2=1.7VVOL(max)=0.1VVOH(min)=6V-0.1V=5.9V2.輸入特性輸入電壓和輸入電流的關(guān)系。特點(diǎn):輸入阻抗非常大。高電平輸入電流IIH≤1μA,低電平輸入電流IIL≤1μA。缺點(diǎn):容易接收干擾甚至損壞門電路。措施:輸入級(jí)加保護(hù)電路。2.4.3CMOS門電路的靜態(tài)特性

例3:將2輸入的CMOS邏輯門轉(zhuǎn)換成CMOS反相器,其中的一個(gè)引腳多余,請(qǐng)分析以下4種處理方法的合理性。結(jié)論:CMOS門電路多余引腳不能懸空;輸入引腳接一電阻到地相當(dāng)于輸入低電平。2.4.3CMOS門電路的靜態(tài)特性3.輸出特性輸出特性:輸出電壓和輸出電流的關(guān)系。灌電流(sinkingcurrent)負(fù)載越大,輸出電壓越高。2.4.3CMOS門電路的靜態(tài)特性

當(dāng)門電路輸出低電平時(shí)

當(dāng)門電路輸出高電平時(shí)拉電流(sourcingcurrent)負(fù)載越大,輸出電壓越低。

2.4.3CMOS門電路的靜態(tài)特性

扇出系數(shù)低電平時(shí)扇出系數(shù):高電平時(shí)扇出系數(shù):2.4.3CMOS門電路的靜態(tài)特性2.4.4CMOS門電路的動(dòng)態(tài)特性分析門電路動(dòng)態(tài)特性時(shí)要考慮寄生電容的影響。動(dòng)態(tài)特性:門電路輸入信號(hào)發(fā)生變化時(shí)所表現(xiàn)出來的電氣特性。描述動(dòng)態(tài)特性的主要指標(biāo)有:延遲時(shí)間(速度)和動(dòng)態(tài)功耗。2.4.4CMOS門電路的動(dòng)態(tài)特性1.傳輸時(shí)間(TransitionDelay)與交流負(fù)載有關(guān),與導(dǎo)通電阻有關(guān)。vO從10%變化到90%所需要的時(shí)間稱為上升時(shí)間tr;

vO從90%變化到10%所需要的時(shí)間稱為下降時(shí)間tf,兩者統(tǒng)稱為傳輸時(shí)間tt。2.

延遲時(shí)間(PopagationDelay)平均延遲時(shí)間

tPHLtPLHvIvO2.4.4CMOS門電路的動(dòng)態(tài)特性3.動(dòng)態(tài)功耗(1)由負(fù)載電容產(chǎn)生的動(dòng)態(tài)功耗動(dòng)態(tài)功耗分為兩部分:2.4.4CMOS門電路的動(dòng)態(tài)特性(2)由短路電流產(chǎn)生的瞬時(shí)動(dòng)態(tài)功耗(3)總的動(dòng)態(tài)功耗2.4.4CMOS門電路的動(dòng)態(tài)特性例4:有一CMOS反相器,已知電源電壓VDD=5V,靜態(tài)電源電流IDD=1μA

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論