數(shù)字電子技術(shù)教案全套 李麗敏 第1-9章 數(shù)字電路基礎(chǔ)-半導(dǎo)體存儲(chǔ)器和PLD

PAGEPAGE69第1章數(shù)字電路基礎(chǔ)本章重點(diǎn)：數(shù)制、碼制的概念；非十進(jìn)制←→十進(jìn)制；原碼、反碼、補(bǔ)碼定義；補(bǔ)碼運(yùn)算。本章難點(diǎn)：常用數(shù)制以及各種數(shù)制間的轉(zhuǎn)換、碼制、二進(jìn)制算數(shù)運(yùn)算。1.1概述1.1.1數(shù)字信號(hào)及其描述方法1．模擬信號(hào)與數(shù)字信號(hào)模擬量：自然界廣泛存在的物理量都是模擬量，如溫度、壓力、位移、聲音等。這類物理量的變化在時(shí)間上和在數(shù)值上都是連續(xù)的。數(shù)字量：變化在時(shí)間上和數(shù)量上都是不連續(xù)的。（存在一個(gè)最小數(shù)量單位△）電信號(hào)：隨時(shí)間變化的電壓和電流。模擬信號(hào)：在時(shí)間和數(shù)值上連續(xù)的電信號(hào)。表示模擬量的電信號(hào)叫做模擬信號(hào)，產(chǎn)生、傳送、接收、處理模擬信號(hào)的電子電路叫模擬電路。數(shù)字信號(hào)：在時(shí)間和數(shù)值上離散的電信號(hào)。產(chǎn)生、傳送、接收、處理數(shù)字信號(hào)的電子電路叫數(shù)字電路。電子電路的作用是處理信息。模擬電路是用連續(xù)的模擬電壓/電流值來表示信息。數(shù)字電路是用一個(gè)離散的電壓序列來表示信息。 2．?dāng)?shù)字信號(hào)的描述方法1）二值數(shù)字邏輯2）邏輯電平3）數(shù)字波形1.1.2數(shù)字電路的分類及特點(diǎn)1．?dāng)?shù)字電路的分類1）按電路結(jié)構(gòu)分類，可分為分立元件電路和集成電路兩大類。2）按所用器件類型的不同，可分為雙極型（TTL型）和單極型（MOS型）兩類。3）按集成度分類，可分為小規(guī)模集成電路(SSI)、中規(guī)模集成電路(MSI)、大規(guī)模集成電路(LSI)、超大規(guī)模集成電路(VLSI)和特大規(guī)模集成電路(ULSI)等。4）按邏輯功能特點(diǎn)分類，可分為組合邏輯電路和時(shí)序邏輯電路兩類。2．?dāng)?shù)字電路的特點(diǎn)和模擬電路相比，數(shù)字電路具有以下特點(diǎn)：1）數(shù)字電路實(shí)現(xiàn)很簡(jiǎn)單，易于設(shè)計(jì)。2）數(shù)字電路穩(wěn)定性好，抗干擾能力強(qiáng)，對(duì)元器件的精度要求不高。3）數(shù)字信號(hào)更便于存儲(chǔ)、加密、壓縮、傳輸和再現(xiàn)。4）數(shù)字電路集成度高、產(chǎn)品系列多、通用性強(qiáng)、成本低。5）數(shù)字電路具有“邏輯思維”能力，能夠?qū)?shù)字信號(hào)進(jìn)行各種邏輯運(yùn)算和算術(shù)運(yùn)算，便于采用數(shù)字計(jì)算機(jī)和微處理器來處理信息和參與控制，實(shí)現(xiàn)智能化。1.1.3數(shù)字電子技術(shù)的發(fā)展與應(yīng)用1.1.4課程性質(zhì)、任務(wù)與學(xué)習(xí)方法1.2數(shù)制1.2.1進(jìn)位計(jì)數(shù)制多位數(shù)碼中每一位的構(gòu)成方法及低位向高位的進(jìn)位規(guī)則稱為進(jìn)位計(jì)數(shù)制，簡(jiǎn)稱數(shù)制。把一個(gè)任意進(jìn)制（基數(shù)為R）的R進(jìn)制數(shù)N用下列形式表示：(1-1)式(1-1)中，n是整數(shù)部分的位數(shù)，m是小數(shù)部分的位數(shù)，R是基數(shù)，稱為第i位的權(quán)，ki是第i位的系數(shù)，是R進(jìn)制中R個(gè)數(shù)字符號(hào)中的任何一個(gè)。所以，某個(gè)數(shù)位上的數(shù)碼ki所表示的數(shù)值等于數(shù)碼ki與該位的權(quán)值的乘積。表1-1二進(jìn)制、八進(jìn)制、十進(jìn)制和十六進(jìn)制對(duì)照表常用進(jìn)制表示符號(hào)進(jìn)位規(guī)則基數(shù)數(shù)碼符號(hào)二進(jìn)制B逢二進(jìn)一20、1八進(jìn)制O逢八進(jìn)一80、1、2、3、4、5、6、7十進(jìn)制D逢十進(jìn)一100、1、2、3、4、5、6、7、8、9十六進(jìn)制H逢十六進(jìn)一160、1、2、3、4、5、6、7、8、9、A(10)、B(11)、C(12)、D(13)、E(14)、F(15)1.2.2進(jìn)位計(jì)數(shù)制之間的轉(zhuǎn)換1．非十進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)非十進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)——按權(quán)展開法：按權(quán)展開求和。具體步驟是：首先把非十進(jìn)制數(shù)寫成按權(quán)展開的多項(xiàng)式，然后按十進(jìn)制數(shù)的計(jì)數(shù)規(guī)則求其和。例：(101.01)2=1×22＋0×21＋1×20＋0×2-1＋1×2-2=(5.25)102．十進(jìn)制數(shù)轉(zhuǎn)換為非十進(jìn)制數(shù)將一個(gè)帶有整數(shù)和小數(shù)的十進(jìn)制數(shù)轉(zhuǎn)換成R進(jìn)制數(shù)時(shí)，必須將整數(shù)部分和小數(shù)部分分別進(jìn)行轉(zhuǎn)換，然后將它們合并起來。(1)整數(shù)轉(zhuǎn)換——除基取余法：除基(R)取余，逆序排列。(2)小數(shù)轉(zhuǎn)換——乘基取整法：乘基(R)取整，順序排列。例：將十進(jìn)制數(shù)44.375轉(zhuǎn)換成二進(jìn)制數(shù)。所以：(44.375)10=(101100.011)23．二進(jìn)制數(shù)與八進(jìn)制數(shù)之間的轉(zhuǎn)換由于二進(jìn)制數(shù)的基數(shù)8＝23，因此，3位二進(jìn)制數(shù)就相當(dāng)于1位八進(jìn)制數(shù)。因此，可用“3位分組”法將二進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù)。例：將(11100101．01)2轉(zhuǎn)換為八進(jìn)制數(shù)。解二進(jìn)制數(shù)011，100，101．010(將二進(jìn)制數(shù)分段，頭、尾段補(bǔ)位）.↓↓↓↓八進(jìn)制數(shù)345．2得到(11100101．01)2=(345．2)8二進(jìn)制數(shù)與十六進(jìn)制數(shù)之間的轉(zhuǎn)換方法：從小數(shù)點(diǎn)開始：整數(shù)部分從低到高4位一組，最高一組如不足4位高位以0補(bǔ)齊；小數(shù)部分從高到低4位一組，最低一組如不足4位低位以0補(bǔ)齊。例：將(1011101．101001)2轉(zhuǎn)換為十六進(jìn)制數(shù)。解二進(jìn)制數(shù)0101，1101．1010，0100(將二進(jìn)制數(shù)分段，頭、尾段補(bǔ)位）.↓↓↓↓十六進(jìn)制數(shù)5D．A4得到(1011101．101001)2=(5D．A4)16。5．八進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換八進(jìn)制數(shù)和十六進(jìn)制數(shù)之間轉(zhuǎn)換通常以二進(jìn)制數(shù)作為中間橋梁。例：將(5A3．21)16轉(zhuǎn)換為八進(jìn)制數(shù)。解(5A3．21)16=(010110100011．00100001)2=(010110100011．001000010)2=(2643．102)81.3二進(jìn)制數(shù)的算數(shù)運(yùn)算二進(jìn)制數(shù)加、減、乘、除四則運(yùn)算，在數(shù)字系統(tǒng)中是經(jīng)常遇到的，二進(jìn)制數(shù)的算數(shù)運(yùn)算下面包含無符號(hào)二進(jìn)制數(shù)和有符號(hào)二進(jìn)制數(shù)的算數(shù)運(yùn)算。1.3.1無符號(hào)二進(jìn)制數(shù)的算數(shù)運(yùn)算無符號(hào)二進(jìn)制數(shù)算數(shù)運(yùn)算規(guī)則與十進(jìn)制數(shù)很相似，唯一的區(qū)別在于二進(jìn)制數(shù)是“逢二進(jìn)一，借一當(dāng)二”，而不是十進(jìn)制數(shù)的“逢十進(jìn)一，借一當(dāng)十”，其運(yùn)算規(guī)則如下。1)加法規(guī)則：0+0＝0；0+1＝1+0＝1；1+1＝[1]0（方括號(hào)中的1是進(jìn)位位，表示兩個(gè)1相加“逢二進(jìn)一”）。2)減法規(guī)則：0?0＝1?1＝0；1?0＝1；0?1＝[-1]1（方括號(hào)中的-1是借位位，表示0減1時(shí)不夠減，向高位借位，“借一當(dāng)二”）。3)乘法規(guī)則：0×0＝0；0×1＝1×0＝0；1×1＝1。4)除法規(guī)則：0÷1＝0；1÷1＝1。二進(jìn)制數(shù)乘法運(yùn)算可歸結(jié)為“移位與加法”。二進(jìn)制數(shù)除法運(yùn)算可歸結(jié)為“移位與減法”。在無符號(hào)二進(jìn)制數(shù)減法運(yùn)算中無法表示負(fù)數(shù)，故要求被減數(shù)必須大于減數(shù)。但在計(jì)算機(jī)中為了節(jié)省設(shè)備和簡(jiǎn)化運(yùn)算，一般只有加法器而無減法器，這就需要將減法運(yùn)算轉(zhuǎn)化為加法運(yùn)算，從而使得算術(shù)運(yùn)算只需要加法和移位兩種操作。1.3.2有符號(hào)二進(jìn)制數(shù)的算數(shù)運(yùn)算1．原碼把數(shù)的最高位MSB作為符號(hào)位，正數(shù)的符號(hào)位為0，負(fù)數(shù)的符號(hào)位為1，其他位按照一般的方法的絕對(duì)值來表示就構(gòu)成了原碼。2．反碼反碼的表示方法是：正數(shù)的反碼與其原碼相同，即符號(hào)位加數(shù)值位；負(fù)數(shù)的反碼是符號(hào)位為1，數(shù)值位各位取反。補(bǔ)碼求補(bǔ)碼可以用以下簡(jiǎn)便方法：(1)正數(shù)和0的補(bǔ)碼與原碼相同。(2)負(fù)數(shù)的補(bǔ)碼是將其原碼的符號(hào)位保持不變，對(duì)數(shù)值位逐位求反，然后在最低位加1。1.3.2補(bǔ)碼運(yùn)算1．補(bǔ)碼加、減運(yùn)算規(guī)則 [X+Y]補(bǔ)=[X]補(bǔ)+[Y]補(bǔ) [X?Y]補(bǔ)=[X]補(bǔ)+[?Y]補(bǔ)2．溢出補(bǔ)碼表示的整數(shù)范圍是，其中n為機(jī)器字長(zhǎng)。8位二進(jìn)制補(bǔ)碼表示的整數(shù)范圍是?128～+127。當(dāng)運(yùn)算結(jié)果超出這個(gè)范圍時(shí)，就不能正確表示數(shù)了，此時(shí)稱為溢出。溢出一般用雙符號(hào)位進(jìn)行判斷。符號(hào)位00表示正數(shù)；11表示負(fù)數(shù)；結(jié)果的符號(hào)位為01時(shí)，稱為上溢；為10時(shí)，稱為下溢。1.4碼制表示不同事物的二進(jìn)制數(shù)碼稱為代碼(如郵政編碼、電話號(hào)碼、運(yùn)動(dòng)員編號(hào)等等)。用一定位數(shù)的二進(jìn)制代碼來表示十進(jìn)制數(shù)碼、字母、符號(hào)等信息稱為編碼。編制代碼所要遵循的規(guī)則稱為碼制。常用的編碼有二～十進(jìn)制編碼（亦稱BCD碼）、可靠性編碼（格雷碼、奇偶校驗(yàn)碼等）、字符編碼（ASCII碼）等。1.4.1二-十進(jìn)制編碼（BCD碼）表1-2常用BCD碼1.4.2可靠性編碼代碼在產(chǎn)生和傳輸?shù)倪^程中，難免發(fā)生錯(cuò)誤。為減少錯(cuò)誤的發(fā)生，或者在發(fā)生錯(cuò)誤時(shí)能迅速地發(fā)現(xiàn)或糾正，廣泛采用了可靠性編碼技術(shù)。利用該技術(shù)編制出來的代碼叫可靠性代碼，最常用的有格雷碼和奇偶校驗(yàn)碼。1．格雷碼具有如下特點(diǎn)的代碼叫格雷碼：任何相鄰的兩個(gè)碼組(包括首、尾兩個(gè)碼組)中，只有一個(gè)碼元不同。2．奇偶校驗(yàn)碼代碼在傳輸過程中可能會(huì)發(fā)生“0”錯(cuò)成“1”，或者“1”錯(cuò)成“0”的差錯(cuò)，奇偶校驗(yàn)碼是一種能檢查這類差錯(cuò)的可靠性編碼。這種代碼由兩部分組成：一部分是信息位，這就是需要傳送的信息本身；另一部分是奇偶校驗(yàn)位，它是附加的冗余位。當(dāng)信息位和校驗(yàn)位中1的總個(gè)數(shù)為奇數(shù)時(shí)，稱為奇校驗(yàn)，而1的總個(gè)數(shù)為偶數(shù)時(shí)，稱為偶校驗(yàn)。1.4.3字符代碼(ASCII碼)像a，b，c...）。+，-，=，...）@）等考慮到信息交換的需要，為此，必須制定一些大家共同使用的通用代碼。例如目前國(guó)際上通用的美國(guó)信息交換標(biāo)準(zhǔn)代碼——（ASCII碼）就屬于這一種。ASCII碼用7位二進(jìn)制數(shù)表示27＝128種不同的字符，可以表示大、小寫英文字母、十進(jìn)制數(shù)、標(biāo)點(diǎn)符號(hào)、運(yùn)算符號(hào)、控制符號(hào)等，普遍用于計(jì)算機(jī)的鍵盤指令輸入和數(shù)據(jù)等。應(yīng)用：計(jì)算機(jī)和通訊領(lǐng)域本章課后總結(jié)：第2章邏輯代數(shù)基礎(chǔ)本章重點(diǎn)：基本公式、常用公式、代入定理、邏輯函數(shù)的各種描述方法及相互轉(zhuǎn)化、公式化簡(jiǎn)法、卡諾圖化簡(jiǎn)法。本章難點(diǎn)：約束項(xiàng)、任意項(xiàng)、無關(guān)項(xiàng)。1.電壓、電流的參考方向及關(guān)聯(lián)參考方向的概念。2.1概述邏輯代數(shù)是19世紀(jì)中葉英國(guó)數(shù)學(xué)家喬治?布爾創(chuàng)立的研究客觀事物邏輯關(guān)系所遵循的規(guī)律的一門應(yīng)用數(shù)學(xué)，由于它最先應(yīng)用于電話繼電器開關(guān)電路，所以邏輯代數(shù)又稱為開關(guān)代數(shù)或布爾代數(shù)。邏輯代數(shù)是按一定的邏輯關(guān)系進(jìn)行運(yùn)算的代數(shù)，是分析和設(shè)計(jì)數(shù)字電路的重要數(shù)學(xué)工具，可以借助邏輯代數(shù)的運(yùn)算方法分析和設(shè)計(jì)數(shù)字電路。邏輯：事物的因果關(guān)系。邏輯運(yùn)算的數(shù)學(xué)基礎(chǔ)：是邏輯代數(shù)，是分析和設(shè)計(jì)數(shù)字電路的重要數(shù)學(xué)工具。邏輯關(guān)系常用邏輯函數(shù)來描述。在二值邏輯中的變量取值：0/1。這里邏輯值“1”或“0”不再具有數(shù)量大小的意義，只表示兩種不同的邏輯狀態(tài)，代表了矛盾和對(duì)立的兩個(gè)方面，如開關(guān)的接通與斷開、電壓的高與低、電機(jī)的起動(dòng)與停止、電燈的亮與滅、信號(hào)的有與無、負(fù)載的通電與斷電、二極管的導(dǎo)通與截止等。只有兩種對(duì)立邏輯狀態(tài)的邏輯關(guān)系，稱為二值邏輯。這使邏輯代數(shù)可以直接用于二值系統(tǒng)邏輯電路的研究。2.2基本和常用邏輯運(yùn)算邏輯代數(shù)是用來處理邏輯運(yùn)算的代數(shù)。所謂邏輯運(yùn)算，就是按照人們事先設(shè)定好的規(guī)則，進(jìn)行邏輯推理和邏輯判斷。參與邏輯運(yùn)算的變量稱為邏輯變量，用字母來表示。2.2.1基本邏輯運(yùn)算邏輯代數(shù)中只有三種基本運(yùn)算：與運(yùn)算、或運(yùn)算、非運(yùn)算。與運(yùn)算決定事情結(jié)果的條件全部具備時(shí)，事情才會(huì)發(fā)生，即“缺一不可”，這種因果關(guān)系稱為與運(yùn)算?；蜻\(yùn)算

決定一件事情的幾個(gè)條件中，只要有一個(gè)或一個(gè)以上條件具備，這件事情就會(huì)發(fā)生。我們把這種因果關(guān)系稱為或運(yùn)算。3．非運(yùn)算決定事情結(jié)果的條件不具備時(shí)，事情才會(huì)發(fā)生，這種因果關(guān)系稱為邏輯非。2.2.2復(fù)合邏輯運(yùn)算其他復(fù)雜的復(fù)合邏輯運(yùn)算都建立在與、或、非三種基本邏輯運(yùn)算基礎(chǔ)之上。將基本邏輯運(yùn)算進(jìn)行各種組合，可以獲得與非、或非、與或非、異或、同或等組合邏輯運(yùn)算。表2-1邏輯符號(hào)歸納類型符號(hào)邏輯運(yùn)算時(shí)運(yùn)算模型運(yùn)算規(guī)律與門有0出0，全1出1，0和任何變量相與得0或門有1出1，全0出0，1和任何變量相或得1非門取反與非門有0出1，全1出0或非門有1出0，全0出1異或門相異出1，相同出0同或門=A⊙B相異出0，相同出1與或非門先與后或再取非2.3邏輯代數(shù)的基本公式和常用公式2.3.1基本公式表2-2邏輯代數(shù)的基本公式序號(hào)公式序號(hào)公式說明11，變量與常量之間關(guān)系22，33，互補(bǔ)律44，重疊律55，交換律66，結(jié)合律77分配律88，反演律9還原律以上基本公式也叫布爾恒等式，其正確性均可用真值表證明。2.3.2邏輯代數(shù)的常用公式這些常用公式是利用基本公式導(dǎo)出的，直接運(yùn)用這些導(dǎo)出公式可以給化簡(jiǎn)邏輯函數(shù)的工作帶來很大方便。各常用公式如表2-5所示。表2-5邏輯代數(shù)的常用公式序號(hào)公式123456；2.4邏輯代數(shù)的基本原理2.4.1代入定理在任何一個(gè)包含A的邏輯等式中，若以另外一個(gè)邏輯式代入式中A的位置，則等式依然成立。2.4.2反演定理將邏輯表達(dá)式Y(jié)中的與（?）換成或（+），或（+）換成與（?）；再將原變量換為非變量，非變量換為原變量；并將1換成0，0換成1，并保持原來的運(yùn)算次序不變，則得到函數(shù)Y的反函數(shù)，這就是反演定理。例：求函數(shù)的反函數(shù)。解注意：（變換順序：先括號(hào)，然后乘，最后加；不屬于單個(gè)變量的上的反號(hào)保留不變）2.4.3對(duì)偶定理將邏輯表達(dá)式Y(jié)中的與（?）換成或（+），或（+）換成與（?）；并將1換成0，0換成1；那么，所得的函數(shù)式就是Y的對(duì)偶式，記作Y'。例：求函數(shù)的對(duì)偶函數(shù)Y'。解按對(duì)偶定理得2.5邏輯函數(shù)及其表示方法

2.5.1邏輯函數(shù)Y=F(A,B,C,······)若以邏輯變量為輸入，運(yùn)算結(jié)果為輸出，則輸入變量值確定以后，輸出的取值也隨之而定。輸入/輸出之間是一種函數(shù)關(guān)系。注：在二值邏輯中，輸入/輸出都只有兩種取值0/1。2.5.2邏輯函數(shù)的表示方法數(shù)字邏輯系統(tǒng)中各變量之間邏輯關(guān)系的描述有5種方法，分別是邏輯真值表（簡(jiǎn)稱真值表）、邏輯函數(shù)式（簡(jiǎn)稱邏輯式或函數(shù)式）、邏輯圖、波形圖和卡諾圖。真值表：是將輸入邏輯變量的各種可能取值和相應(yīng)的函數(shù)值排列在一起而組成的表格。為避免遺漏，各變量的取值組合應(yīng)按照二進(jìn)制遞增的次序排列。邏輯式：將輸入/輸出之間的邏輯關(guān)系用與/或/非的運(yùn)算式表示就得到邏輯式。邏輯圖：用邏輯圖形符號(hào)表示邏輯運(yùn)算關(guān)系，與邏輯電路的實(shí)現(xiàn)相對(duì)應(yīng)。波形圖：將輸入變量所有取值可能與對(duì)應(yīng)輸出按時(shí)間順序排列起來畫成時(shí)間波形?？ㄖZ圖：是邏輯函數(shù)的一種圖形表示方法，它將邏輯函數(shù)的真值表圖形化，把真值表中的變量分成兩組分別排列在行和列的方格中，就構(gòu)成二維圖表，即為卡諾圖。2.5.3各種表示方法間的相互轉(zhuǎn)換真值表、邏輯函數(shù)式、邏輯圖、波形圖和卡諾圖具有對(duì)應(yīng)關(guān)系，可相互轉(zhuǎn)換。對(duì)同一邏輯函數(shù)，真值表、卡諾圖和波形圖具有唯一性；邏輯表達(dá)式和邏輯圖可有多種不同的表達(dá)形式。這5種邏輯描述方法可以相互轉(zhuǎn)換。2.5.4邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式邏輯函數(shù)的表達(dá)式除了前面介紹的五種常用形式之外，還有兩種標(biāo)準(zhǔn)形式：最小項(xiàng)表達(dá)式（標(biāo)準(zhǔn)與-或式）和最大項(xiàng)表達(dá)式（標(biāo)準(zhǔn)或-與式）最小項(xiàng)和最大項(xiàng)的定義對(duì)于n個(gè)變量，如果某乘積項(xiàng)含有n個(gè)因子，每個(gè)因子以原變量或以反變量的形式僅僅出現(xiàn)一次，則這個(gè)乘積項(xiàng)稱為最小項(xiàng)。n個(gè)變量一共有2n個(gè)最小項(xiàng)。如有A、B兩個(gè)變量時(shí)，最小項(xiàng)為：、、、AB，共有22=4個(gè)最小項(xiàng)。設(shè)有n個(gè)邏輯變量組成的和項(xiàng)中每個(gè)變量以原變量的形式或以反變量形式僅僅出現(xiàn)一次，此和項(xiàng)稱為n個(gè)變量的最大項(xiàng)。由最大項(xiàng)的定義可知，n個(gè)變量可以構(gòu)成2n個(gè)最大項(xiàng)。如有A、B兩個(gè)變量時(shí)，最大項(xiàng)為：、、、A+B，共有22=4個(gè)最大項(xiàng)。2．最小項(xiàng)和最大項(xiàng)的性質(zhì)掌握最小項(xiàng)和最大項(xiàng)的性質(zhì)，有助于邏輯式的化簡(jiǎn)和變換，下面對(duì)它們的性質(zhì)加以介紹。(1)在輸入變量任一取值下，有且僅有一個(gè)最小項(xiàng)的值為1。(2)全部最小項(xiàng)之和恒等于“1”。(3)兩個(gè)最小項(xiàng)之積恒等于“0”：mimj=0(4)若干個(gè)最小項(xiàng)之和等于其余最小項(xiàng)和之反。(5)同變量數(shù)下標(biāo)相同的最大項(xiàng)和最小項(xiàng)互為反函數(shù)，即：，(6)當(dāng)有輸入時(shí)，最大項(xiàng)對(duì)每一種輸入被選中的特點(diǎn)是只有一個(gè)最大項(xiàng)是“0”，其余最大項(xiàng)都是“1”，即所謂N（2n）中取一個(gè)“0”。(7)最小項(xiàng)的性質(zhì)和最大項(xiàng)的性質(zhì)之間具有對(duì)偶性。例如，全部最小項(xiàng)之和恒等于“1”；那么，全部最大項(xiàng)之積恒等于“0”，其它性質(zhì)可類推。2.6邏輯函數(shù)的化簡(jiǎn)方法邏輯函數(shù)的簡(jiǎn)化方法很多，主要有代數(shù)化簡(jiǎn)法（公式化簡(jiǎn)法）和卡諾圖化簡(jiǎn)法。

2.6.1公式化簡(jiǎn)法公式法化簡(jiǎn)邏輯函數(shù)是運(yùn)用邏輯代數(shù)公式，消去多余的“與”項(xiàng)及“與”項(xiàng)中多余的因子。公式法化簡(jiǎn)一般有以下幾種方法：并項(xiàng)法、吸收法、消去法和配項(xiàng)法。1．并項(xiàng)法運(yùn)用公式，將兩項(xiàng)合并為一項(xiàng)，消去一個(gè)變量。如吸收法運(yùn)用吸收律可將AB項(xiàng)消去，A和B可以是任何一個(gè)復(fù)雜的邏輯式。如消去法運(yùn)用吸收律消去多余的因子。如配項(xiàng)法先通過乘以(=1)和加上(=0)，或利用，先配項(xiàng)或添加多余項(xiàng)，然后再逐步化簡(jiǎn)。例如：2.6.2卡諾圖化簡(jiǎn)法實(shí)質(zhì)：將邏輯函數(shù)的最小項(xiàng)之和的以圖形的方式表示出來。以2n個(gè)小方塊分別代表n變量的所有最小項(xiàng)，并將它們排列成矩陣，而且使幾何位置相鄰的兩個(gè)最小項(xiàng)在邏輯上也是相鄰的（只有一個(gè)變量不同），就得到表示n變量全部最小項(xiàng)的卡諾圖。(a)二變量卡諾圖(b)三變量卡諾圖(c)四變量卡諾圖邏輯函數(shù)的卡諾圖表示1.將函數(shù)表示為最小項(xiàng)之和的形式。2.在卡諾圖上與這些最小項(xiàng)對(duì)應(yīng)的位置上添入1，其余地方添0。用卡諾圖化簡(jiǎn)函數(shù)依據(jù)：具有相鄰性的最小項(xiàng)可合并，消去不同因子。在卡諾圖中，最小項(xiàng)的相鄰性可以從圖形中直觀地反映出來。合并最小項(xiàng)的原則：兩個(gè)相鄰最小項(xiàng)可合并為一項(xiàng)，消去一對(duì)因子。四個(gè)排成矩形的相鄰最小項(xiàng)可合并為一項(xiàng)，消去兩對(duì)因子。八個(gè)相鄰最小項(xiàng)可合并為一項(xiàng)，消去三對(duì)因子。用卡諾圖化簡(jiǎn)函數(shù)的化簡(jiǎn)步驟：用卡諾圖表示邏輯函數(shù)找出可合并的最小項(xiàng)化簡(jiǎn)后的乘積項(xiàng)相加（項(xiàng)數(shù)最少，每項(xiàng)因子最少）卡諾圖化簡(jiǎn)的原則化簡(jiǎn)后的乘積項(xiàng)應(yīng)包含函數(shù)式的所有最小項(xiàng)，即覆蓋圖中所有的1。乘積項(xiàng)的數(shù)目最少，即圈成的矩形最少。每個(gè)乘積項(xiàng)因子最少，即圈成的矩形最大。2.7具有無關(guān)項(xiàng)的邏輯函數(shù)及其化簡(jiǎn)

1.約束項(xiàng)、任意項(xiàng)和邏輯函數(shù)中的無關(guān)項(xiàng)約束項(xiàng)：在邏輯函數(shù)中，對(duì)輸入變量取值的限制，在這些取值下為1的最小項(xiàng)稱為約束項(xiàng)任意項(xiàng)：在輸入變量某些取值下，函數(shù)值為1或?yàn)?不影響邏輯電路的功能，在這些取值下為1的最小項(xiàng)稱為任意項(xiàng)無關(guān)項(xiàng)：約束項(xiàng)和任意項(xiàng)可以寫入函數(shù)式，也可不包含在函數(shù)式中，因此統(tǒng)稱為無關(guān)項(xiàng)。2.無關(guān)項(xiàng)在化簡(jiǎn)邏輯函數(shù)中的應(yīng)用合理地利用無關(guān)項(xiàng)，可得更簡(jiǎn)單的化簡(jiǎn)結(jié)果。加入（或去掉）無關(guān)項(xiàng)，應(yīng)使化簡(jiǎn)后的項(xiàng)數(shù)最少，每項(xiàng)因子最少。從卡諾圖上直觀地看，加入無關(guān)項(xiàng)的目的是為矩形圈最大，矩形組合數(shù)最少。本章課后總結(jié)：第3章門電路本章重點(diǎn)：二極管、晶體管、MOS管簡(jiǎn)化開關(guān)等效電路；CMOS、TTL集成電路基本特性；輸入、輸出電路結(jié)構(gòu)；輸入、輸出特性及其應(yīng)用；電氣參數(shù)的物理意義。本章難點(diǎn)：TTL電路輸入、輸出特性。3.1概述在工程中每一個(gè)邏輯符號(hào)都對(duì)應(yīng)著一種電路，并通過集成工藝作成一種集成器件，稱為集成邏輯門電路，簡(jiǎn)稱門電路。它能實(shí)現(xiàn)基本和常用邏輯運(yùn)算。所謂門就是一種開關(guān)，它能按照一定的條件去控制信號(hào)是否通過。3.1.1門電路的常用類型1．雙極型邏輯門雙極型邏輯門以二極管、晶體管作為開關(guān)元件，電流通過PN結(jié)流動(dòng)。主要有晶體管－晶體管邏輯(TTL)、射極耦合邏輯(ECL)和集成注入邏輯(I2L)三種。2．單極型邏輯門單極型邏輯門以MOS作為開關(guān)元件，電流通過導(dǎo)電溝道流動(dòng)。單極型邏輯門又分為PMOS邏輯門、NMOS邏輯門和CMOS邏輯門。3.1.2高低電平的實(shí)現(xiàn)獲得高、低電平的基本原理（高/低電平都允許有一定的變化范圍）。(a)單開關(guān)電路(b)互補(bǔ)開關(guān)電路3.1.3正邏輯與負(fù)邏輯正邏輯：高電平表示1，低電平表示0。負(fù)邏輯：高電平表示0，低電平表示1。3.2半導(dǎo)體器件開關(guān)特性3.2.1半導(dǎo)體二極管的開關(guān)特性(a)圖形符號(hào)(b)伏安特性硅半導(dǎo)體二極管具有下列開關(guān)特性：1．截止條件及截止特性當(dāng)外加電壓uD<0.5V時(shí)，二極管截止，而且一旦截止之后，就近似地認(rèn)為iD≈0，如同一個(gè)斷開了的開關(guān)。2．導(dǎo)通條件及導(dǎo)通特性當(dāng)外加正向電壓uD>0.7V時(shí)，二極管導(dǎo)通，而且一旦導(dǎo)通之后，就可近似地認(rèn)為uD≈0.7V不變，如同一個(gè)具有0.7V壓降的閉合了的開關(guān)。3.2.2晶體管的開關(guān)特性(a)開關(guān)電路(b)輸出特性三極管的截止、放大、飽和三種工作狀態(tài)的特點(diǎn)如表3-1所示。表3-1NPN型三極管截止、飽和、放大工作狀態(tài)的特點(diǎn)工作狀態(tài)截止放大飽和條件工作特性偏置情況發(fā)射結(jié)、集電結(jié)反偏發(fā)射結(jié)正偏、集電結(jié)反偏發(fā)射結(jié)和集電結(jié)均正偏集電極電流且不隨增加而增加管壓降C、E間等效內(nèi)阻很大，約為數(shù)千歐，相當(dāng)于開關(guān)斷開可變很小，約為數(shù)百歐，相當(dāng)于開關(guān)閉合3.2.3場(chǎng)效應(yīng)晶體管的開關(guān)特性場(chǎng)效應(yīng)晶體管(FET—FieldEffectTransistor)是利用輸入回路的電場(chǎng)效應(yīng)來控制輸出回路電流的一種半導(dǎo)體器件，并以此命名。由于它僅靠半導(dǎo)體中的多數(shù)載流子導(dǎo)電，又稱單極性晶體管。FET又分為絕緣柵場(chǎng)效應(yīng)晶體管(IGFET)和結(jié)型場(chǎng)效應(yīng)晶體管(JFET)兩種類型，結(jié)型用于線性電路，絕緣柵型用于數(shù)字電路。1．N溝道增強(qiáng)型MOS管的輸出特性(a)輸出特性(b)開關(guān)電路(c)截止?fàn)顟B(tài)(d)導(dǎo)通狀態(tài)2．N溝道增強(qiáng)型MOS管的開關(guān)特性（1）截止條件和截止特性當(dāng)ui＝uiL<VT時(shí)，NMOS截止，因?yàn)槁O和源極之間還未形成導(dǎo)電溝道，NMOS管如同一個(gè)斷開了的開關(guān)。iD=0，u0＝VOH≈VDD，。其等效電路如圖3-8(c)所示。（2）導(dǎo)通條件和導(dǎo)通特性當(dāng)ui＝uiH＞VT時(shí)，NMOS場(chǎng)效應(yīng)管是導(dǎo)通的，在數(shù)字電路中，NMOS管導(dǎo)通時(shí)，一般都工作在可變電阻區(qū)，其導(dǎo)通電阻RON只有幾百歐姆，較小。由于場(chǎng)效應(yīng)管的導(dǎo)通電阻RON<<RD，所以輸出電壓=VOL≈0，即輸出低電平。如同一個(gè)具有一定導(dǎo)通電阻RON閉合了的開關(guān)，其等效電路如圖3-8(d)所示。3.3分立元件門電路由分立的半導(dǎo)體二極管、三極管和MOS管以及電阻等元件組成的門電路，稱為分立元件門電路。3.3.1基本邏輯門電路最基本的邏輯門是與門、或門和非門。二極管與門電路a)二極管雙輸入與門電路b)電路符號(hào)圖3-7二極管構(gòu)成的雙輸入與門電路及其符號(hào)表3-2與門電路真值表AB表3-2與門電路真值表ABY000010100111uAuBuYD1D20V0V0V3V3V0V3V3V0.7V0.7V0.7V3.7V導(dǎo)通導(dǎo)通導(dǎo)通截止截止導(dǎo)通導(dǎo)通導(dǎo)通2．二極管或門電路實(shí)現(xiàn)或邏輯關(guān)系的電路稱為或門。由二極管構(gòu)成的雙輸入或門電路及其符號(hào)如圖3-8所示。a)二極管雙輸入或門電路b)電路符號(hào)表3-3或門輸入輸出電壓的關(guān)系表3-4或門電路真值表uAuBuYD1D20V0V0V3V3V0V3V3V-0.7V2.3V2.3V2.3V導(dǎo)通導(dǎo)通截止導(dǎo)通導(dǎo)通截止導(dǎo)通導(dǎo)通ABY0000111011113．三極管非門(反相器)(a)三極管非門電路(b)電路符號(hào)表3-6非門輸入輸出電壓的關(guān)系表3-7非門電路真值表AY0110uAuY0550.3若用邏輯表達(dá)式來描述，則可寫為：。3.3.2復(fù)合邏輯門電路DTL與非門電路a)DTL雙輸入與非門電路b)等效電路c)邏輯符號(hào)圖3-11DTL與非門的電路和邏輯符號(hào)2．DTL或非門電路3.4TTL門電路3.4.1TTL與非門1．電路組成及符號(hào)(a)TTL與非門電路(b)符號(hào)(a)輸入全為高電平時(shí)的工作情況(b)輸入有低電平時(shí)的工作情況2．TTL與非門的特性(1)電壓傳輸特性TTL與非門電壓傳輸特性描述了輸出電壓與輸入電壓之間的函數(shù)關(guān)系。電壓傳輸特性曲線2)開門電平電壓VON和關(guān)門電平電壓VOFF輸入端噪聲容限VN高電平輸出電流IOH和高電平輸入電流IIHIOH是指輸出為高電平時(shí)，提供給外接負(fù)載的最大輸出電流，超過此值會(huì)使輸出高電平下降。IOH表示電路的拉電流負(fù)載能力。IIH是指輸入為高電平時(shí)的輸入電流，也即當(dāng)前級(jí)輸出為高電平時(shí)，本級(jí)輸入電路造成的前級(jí)拉電流。5)低電平輸出電流IOL和低電平輸入電流IIL低電平輸出電流IOL是指輸出為低電平時(shí)，外接負(fù)載的最大輸出電流，超過此值會(huì)使輸出低電平上升。IOL表示電路的灌電流負(fù)載能力。低電平輸入電流IIL是指輸入為低電平時(shí)的輸出電流，也即當(dāng)前級(jí)輸出為低電平時(shí)，本級(jí)輸入電路造成的前級(jí)灌電流。負(fù)載門的輸入低電平電流IIL。6)扇出系數(shù)NO在數(shù)字系統(tǒng)中，門電路的輸出端一般都要與其他門電路的輸入端相連，稱為帶負(fù)載。扇出系數(shù)NO是指一個(gè)門電路能帶同類門的最大數(shù)目，它表示門電路的帶負(fù)載能力。7)最大工作頻率fmax：超過此頻率電路就不能正常工作。50%ui50%uitd(on)td(off)u050%圖3-21平均傳輸延遲時(shí)間的定義。此值表示電路的開關(guān)速度，越小越好。9)空載功耗：功耗是指門電路通電工作時(shí)所消耗的電功率，它等于電源電壓VCC和電源電流ICC的乘積，即功耗。3.4.2TTL門電路的其他類型1．非門由輸入級(jí)，倒相級(jí)和輸出級(jí)三部分組成，輸出電壓和輸入電壓的邏輯關(guān)系是：。圖3-22典型的TTL反相器電路2．或非門或非門內(nèi)部結(jié)構(gòu)(b)或非門邏輯符號(hào)3．與或非門(a)與或非門內(nèi)部結(jié)構(gòu)(b)與或非門邏輯符號(hào)4．集電極開路門(OC門)(1)OC門圖3-25普通的TTL門電路輸出并聯(lián)使用(a)電路結(jié)構(gòu)(b)邏輯符號(hào)圖3-26OC門(2)OC門的應(yīng)用OC門在計(jì)算機(jī)中的應(yīng)用很廣，它可實(shí)現(xiàn)線與邏輯、邏輯電平的轉(zhuǎn)換等，下面分別介紹。1)實(shí)現(xiàn)線與圖3-27給出了兩個(gè)OC與非門輸出端連接在一起的示意圖，由于這種與邏輯是由兩個(gè)OC門的輸出端直接相連實(shí)現(xiàn)的，故稱為線與。此時(shí)的邏輯關(guān)系為:即在輸出線上實(shí)現(xiàn)了與運(yùn)算，通過邏輯變換可轉(zhuǎn)換為與或非運(yùn)算。外接電阻RL的選?。篟L的最大值為圖3-27OC門進(jìn)行線與（3-4）RL的最小值為（3-5）綜合以上兩種情況，RL的選取應(yīng)滿足：RL(min)＜RL＜RL(max)（3-6）為了減少負(fù)載電流的影響，RL值應(yīng)選接近RL(min)的值。(a)RL的最大值情況(b)RL的最小值情況2)實(shí)現(xiàn)電平轉(zhuǎn)換。圖3-28實(shí)現(xiàn)電平轉(zhuǎn)換圖3-29集電極開路非門驅(qū)動(dòng)繼電器3)用做驅(qū)動(dòng)器。5．三態(tài)輸出門電路（TS門）(a)電路圖(b)EN=0有效的邏輯符號(hào)(c)EN=1有效的邏輯符號(hào)(2)三態(tài)門的應(yīng)用(a)單向總線(b)雙向總線3.4.3TTL集成邏輯門電路系列簡(jiǎn)介1．74系列。又稱標(biāo)準(zhǔn)TTL系列，屬中速TTL器件，其平均傳輸延遲時(shí)間約為10ns，平均功耗約為10mW／每門。2．74L系列。為低功耗TTL系列，又稱LTTL系列。用增加電阻阻值的方法將電路的平均功耗降低為1mW／每門，但平均傳輸延遲時(shí)間較長(zhǎng)，約為33ns。3．74H系列。為高速TTL系列，又稱HTTL系列。與74標(biāo)準(zhǔn)系列相比，電路結(jié)構(gòu)上主要作了兩點(diǎn)改進(jìn)：一是輸出級(jí)采用了達(dá)林頓結(jié)構(gòu)；二是大幅度地降低了電路中的電阻的阻值。從而提高了工作速度和負(fù)載能力，但電路的平均功耗增加了。該系列的平均傳輸延遲時(shí)間為6ns，平均功耗約為22mW／每門。4．74S系列。為肖特基TTL系列，又稱STTL系列。5．74LS系列。為低功耗肖特基系列，又稱LSTTL系列。6．74AS系列。為先進(jìn)肖特基系列，又稱ASTTL系列，它是74S系列的后繼產(chǎn)品，是在74S的基礎(chǔ)上大大降低了電路中的電阻阻值，從而提高了工作速度。7．74ALS系列。為先進(jìn)低耗肖特基系列，又稱ALSTTL系列，是74LS系列的后繼產(chǎn)品3.5CMOS門電路3.5.1CMOS反相器1．電路組成及符號(hào)2．工作原理(a)電路圖(b)TN截止，TP導(dǎo)通(c)TN導(dǎo)通，TP截止(d)符號(hào)圖3-35CMOS反相器3．CMOS反相器的電壓傳輸特性3.5.2CMOS與非門3.5.3CMOS或非門3.5.4CMOS傳輸門圖3-39CMOS傳輸門及模擬開關(guān)(a)電路圖(b)邏輯符號(hào)(c)傳輸門和反相器結(jié)合組成單刀開關(guān)3.5.5CMOS三態(tài)門3.5.6CMOS邏輯門電路的系列及主要參數(shù)1．CMOS邏輯門電路的系列(1)基本的CMOS——4000系列。(2)高速的CMOS——HC（HCT）系列。(3)先進(jìn)的CMOS——AC(ACT)系列2．CMOS邏輯門電路的主要參數(shù)(1)輸出高電平VOH與輸出低電平VOL。(2)閾值電壓Vth。從CMOS非門電壓傳輸特性曲線中看出，輸出高低電平的過渡區(qū)很陡，閾值電壓Vth約為VDD/2。(3)抗干擾容限。(4)傳輸延遲與功耗。(5)扇出系數(shù)。3．CMOS集成電路的特點(diǎn)與雙極性器件TTL電路相比，CMOS具有以下特點(diǎn)：(1)靜態(tài)功耗低(2)電源電壓范圍寬(3)輸入阻抗高(4)扇出能力強(qiáng)(5)抗干擾能力強(qiáng)(6)溫度穩(wěn)定性好，且有較強(qiáng)的抗輻射能力。CMOS的不足之處是工作速度比TTL電路低，且功耗隨頻率的升高而顯著增大。3.6集成邏輯門電路的應(yīng)用3.6.1TTL與CMOS器件之間的接口問題TTL門驅(qū)動(dòng)CMOS門圖3-42TTL驅(qū)動(dòng)CMOS門電路電源電壓都為5V時(shí)的接口(b)電源電壓不同時(shí)的接口2．CMOS門驅(qū)動(dòng)TTL門3．TTL和CMOS電路帶負(fù)載時(shí)的接口問題3.6.2TTL集成電路的使用1．正確選擇電源電壓2．對(duì)輸入端的處理對(duì)于輸出端的處理3.6.3CMOS集成電路的使用1．電源問題2．接地問題去耦合濾波器4．驅(qū)動(dòng)能力問題5．輸入端的問題6．輸出端的保護(hù)問題本章課后總結(jié)：第4章組合邏輯電路本章重點(diǎn)：組合邏輯電路的特點(diǎn)；組合邏輯電路的分析與設(shè)計(jì)方法；常用組合邏輯電路的邏輯功能、用法；競(jìng)爭(zhēng)—冒險(xiǎn)的物理現(xiàn)象。本章難點(diǎn)：優(yōu)先編碼器擴(kuò)展接法；復(fù)雜電路的設(shè)計(jì)。4.1概述4.1.1組合邏輯電路的特點(diǎn)1．從功能上，任意時(shí)刻的輸出僅取決于該時(shí)刻的輸入2．從電路結(jié)構(gòu)上，不含記憶（存儲(chǔ)）元件圖4-1組合邏輯電路的組成框圖4.1.2組合邏輯電路的功能描述描述一個(gè)組合邏輯電路邏輯功能的方法很多，通常有：邏輯函數(shù)表達(dá)式、真值表、邏輯圖、卡諾圖、波形圖五種。它們各有特點(diǎn)，又相互聯(lián)系，還可以相互轉(zhuǎn)換。4.2組合邏輯電路的分析和設(shè)計(jì)4.2.1組合邏輯電路的分析方法根據(jù)給定的邏輯圖寫出輸出函數(shù)的邏輯表達(dá)式2．進(jìn)行化簡(jiǎn)或變換，求出輸出函數(shù)的最簡(jiǎn)表達(dá)式3．根據(jù)簡(jiǎn)化的邏輯函數(shù)表達(dá)式列出相應(yīng)的真值表4．依據(jù)真值表和邏輯函數(shù)表達(dá)式對(duì)邏輯電路進(jìn)行分析，確定邏輯電路的功能，給出對(duì)該邏輯電路的評(píng)價(jià)。以上步驟可用框圖表示，如圖4-2所示。圖4-2組合邏輯電路分析框圖4.2.2組合邏輯電路的設(shè)計(jì)方法2．根據(jù)真值表寫出相應(yīng)的邏輯表達(dá)式。3．對(duì)邏輯表達(dá)式進(jìn)行化簡(jiǎn)，如命題對(duì)門的種類有特殊要求，還要對(duì)化簡(jiǎn)后的表達(dá)式進(jìn)行變換。4．畫出相應(yīng)的邏輯電路圖以上步驟可用圖4-5框圖表示。圖4-5組合邏輯電路設(shè)計(jì)步驟框圖4.3常用中規(guī)模組合邏輯電路4.3.1編碼器編碼：將輸入的每個(gè)高/低電平信號(hào)變成一個(gè)對(duì)應(yīng)的二進(jìn)制代碼普通編碼器:普通編碼器對(duì)輸入要求比較苛刻，任何時(shí)刻只允許一個(gè)輸利用無關(guān)項(xiàng)化簡(jiǎn)，得：優(yōu)先編碼器:允許同時(shí)輸入兩個(gè)以上的編碼信號(hào)，但只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。例：8線-3線優(yōu)先編碼器（設(shè)I7優(yōu)先權(quán)最高…I0優(yōu)先權(quán)最低）。I7I6I5I4I3I2I1I0Y2Y1Y01×××××××01××××××001×××××0001××××00001×××000001××0000001×000000011111101011000110100010004.3.2譯碼器譯碼：將每個(gè)輸入的二進(jìn)制代碼譯成對(duì)應(yīng)的輸出高、低電平信號(hào)。常用的有：二進(jìn)制譯碼器，二-十進(jìn)制譯碼器，顯示譯碼器等。1．二進(jìn)制譯碼器例：3線—8線譯碼器集成譯碼器實(shí)例：74HC138表4-974LS138的真值表S1+A2A1A0×10×1010101010101010××××××00000101001110010111011111111111111111110111111110111111110111111110111111110111111110111111110111111110利用附加控制端進(jìn)行擴(kuò)展2.二—十進(jìn)制譯碼器將輸入BCD碼的10個(gè)代碼譯成10個(gè)高、低電平的輸出信號(hào)BCD碼以外的偽碼，輸出均無低電平信號(hào)產(chǎn)生。例：74HC423．顯示譯碼器4．譯碼器的應(yīng)用(1)譯碼器的擴(kuò)展利用譯碼器的使能端可以方便地?cái)U(kuò)展譯碼器的容量。(2)實(shí)現(xiàn)組合邏輯電路。3位二進(jìn)制譯碼器給出3變量的全部最小項(xiàng)。。。n位二進(jìn)制譯碼器給出n變量的全部最小項(xiàng)。(3)構(gòu)成數(shù)據(jù)分配器由于譯碼器和數(shù)據(jù)分配器的功能非常接近，所以譯碼器一個(gè)很重要的應(yīng)用就是構(gòu)成數(shù)據(jù)分配器。4.3.3數(shù)據(jù)選擇器4.3.4加法器1．半加器2．全加器4.3.5數(shù)值比較器1．1位數(shù)值比較器2．多位數(shù)值比較器多位數(shù)的大小比較應(yīng)遵循這樣的原則：首先比較兩數(shù)的高位，高位大即大，高位小即??；若高位已比出大小，便可以得出結(jié)論，不再進(jìn)行低位比較，若高位相等，可比較低位，依此類推。4.4組合邏輯電路中的競(jìng)爭(zhēng)——冒險(xiǎn)現(xiàn)象4.4.1競(jìng)爭(zhēng)——冒險(xiǎn)現(xiàn)象及其成因1．競(jìng)爭(zhēng)——冒險(xiǎn)現(xiàn)象兩個(gè)輸入“同時(shí)向相反的邏輯電平變化”，稱存在“競(jìng)爭(zhēng)”因“競(jìng)爭(zhēng)”而可能在輸出產(chǎn)生尖峰脈沖的現(xiàn)象，稱為“競(jìng)爭(zhēng)-冒險(xiǎn)”。2．產(chǎn)生原因在數(shù)字電路中，任何一個(gè)門電路只要有兩個(gè)輸入信號(hào)同時(shí)向相反的方向變換（即由01變?yōu)?0，或由10變?yōu)?1），其輸出端就可能產(chǎn)生干擾脈沖。4.4.2競(jìng)爭(zhēng)—冒險(xiǎn)現(xiàn)象的判斷1．代數(shù)法代數(shù)法是從邏輯函數(shù)表達(dá)式的結(jié)構(gòu)來判斷是否具有產(chǎn)生冒險(xiǎn)的條件。2．卡諾圖法卡諾圖法是判斷冒險(xiǎn)的另一種方法，它比代數(shù)法更直觀、方便。3．實(shí)驗(yàn)分析法用實(shí)驗(yàn)來檢查電路的輸出端，是否有因?yàn)楦?jìng)爭(zhēng)—冒險(xiǎn)而產(chǎn)生的尖峰脈沖，也是一種十分有效的判斷方法。4．計(jì)算機(jī)輔助分析法將計(jì)算機(jī)輔助分析的手段用于分析數(shù)字電路以后，為從原理上檢查復(fù)雜數(shù)字電路的競(jìng)爭(zhēng)—冒險(xiǎn)現(xiàn)象提供了有效的手段。通過在計(jì)算機(jī)上運(yùn)行數(shù)字電路的模擬程序，能夠迅速查出電路是否會(huì)存在競(jìng)爭(zhēng)—冒險(xiǎn)現(xiàn)象。目前已有這類成熟的程序可供選用。4.4.3消除競(jìng)爭(zhēng)－冒險(xiǎn)現(xiàn)象的方法當(dāng)組合邏輯電路存在冒險(xiǎn)現(xiàn)象時(shí)，可以采取以下方法來消除冒險(xiǎn)現(xiàn)象。1．接入濾波電容2．引入選通脈沖修改邏輯設(shè)計(jì)本章課后總結(jié)：第5章觸發(fā)器本章重點(diǎn)：1.掌握各種觸發(fā)器的結(jié)構(gòu)、動(dòng)作特點(diǎn)。2.掌握各種觸發(fā)器的邏輯功能：特性表、特性圖、狀態(tài)轉(zhuǎn)換圖。本章難點(diǎn)：觸發(fā)器結(jié)構(gòu)、觸發(fā)方式、邏輯功能三者之間的關(guān)系；內(nèi)部電路結(jié)構(gòu)和詳細(xì)工作原理。5.1概述5.1.1觸發(fā)器的概念及特點(diǎn)觸發(fā)器：能夠快速存儲(chǔ)1位二進(jìn)制數(shù)字信息。特點(diǎn)：1)觸發(fā)器有兩個(gè)穩(wěn)態(tài)，正好用來表示邏輯“1”和“0”，無外觸發(fā)時(shí)可維持穩(wěn)定。2)觸發(fā)器在外部信號(hào)觸發(fā)作用下，可以由一種穩(wěn)定狀態(tài)轉(zhuǎn)換到另一種穩(wěn)定狀態(tài)（稱為翻轉(zhuǎn)）。3)外部觸發(fā)信號(hào)消失后仍能維持原來的穩(wěn)定狀態(tài)，具有記憶功能。5.1.2觸發(fā)器的分類及邏輯功能描述1．觸發(fā)器的分類1)根據(jù)有無時(shí)鐘脈沖觸發(fā)可分為基本無時(shí)鐘觸發(fā)器與時(shí)鐘控制觸發(fā)器。2)按照電路結(jié)構(gòu)和觸發(fā)方式可分為基本RS觸發(fā)器、同步觸發(fā)器、主從觸發(fā)器和邊沿觸發(fā)器。3)按照邏輯功能可分為RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器、T觸發(fā)器。2．觸發(fā)器的邏輯功能描述觸發(fā)器的邏輯功能描述通常有5種方法：特性表、激勵(lì)表（又稱驅(qū)動(dòng)表）、特性方程、狀態(tài)轉(zhuǎn)換圖和波形圖（又稱時(shí)序圖）。值得注意的是，同一電路結(jié)構(gòu)可組成不同邏輯功能的觸發(fā)器；反之，同一邏輯功能的觸發(fā)器可由不同的電路結(jié)構(gòu)來實(shí)現(xiàn)。理解觸發(fā)器的邏輯功能是學(xué)習(xí)觸發(fā)器部分的重點(diǎn)。5.2基本RS觸發(fā)器5.2.1用與非門構(gòu)成的基本RS觸發(fā)器電路結(jié)構(gòu)(a)電路結(jié)構(gòu)(b)邏輯符號(hào)2．基本RS觸發(fā)器邏輯功能的描述特性表表5-1與非門構(gòu)成的基本RS觸發(fā)器的特性表QnQn+1功能011或00置0(復(fù)位)101或01置1(置位)111或0Qn保持001或0×禁用(不定)(2)特性方程化簡(jiǎn)為：狀態(tài)轉(zhuǎn)換圖(4)激勵(lì)表表5-2激勵(lì)表Qn→Qn+1激勵(lì)輸入QnQn+100110101101××101圖5-4基本RS觸發(fā)器的狀態(tài)轉(zhuǎn)換圖波形圖5.2.2用或非門構(gòu)成的基本RS觸發(fā)器電路結(jié)構(gòu)(b)邏輯符號(hào)表5-3或非門組成的基本RS觸發(fā)器的特性表QnQn+1功能101或00置0(復(fù)位)011或01置1(置位)001或0Qn保持111或0×禁用(不定)其約束條件為：。5.3同步觸發(fā)器5.3.1同步RS觸發(fā)器1．電路結(jié)構(gòu)(a)電路結(jié)構(gòu)(b)邏輯符號(hào)2．同步RS觸發(fā)器功能的幾種表示方法(1）特性表表5-4同步RS觸發(fā)器特性表CPSRQnQn+1功能0××1或0Qn保持1001或0Qn保持1011或00置01101或01置11111或0×禁用（2）特性方程(5-3)圖5-11同步RS觸發(fā)器Qn+1的卡諾圖圖5-12同步RS觸發(fā)器的狀態(tài)轉(zhuǎn)換圖（3）狀態(tài)轉(zhuǎn)換圖（4）激勵(lì)表表5-5同步RS觸發(fā)器的激勵(lì)表Qn→Qn+1RS00011011×001100×（5）波形圖5.3.2同步D觸發(fā)器(a)電路結(jié)構(gòu)(b)邏輯符號(hào)2．同步D觸發(fā)器邏輯功能的描述(1)特性表表5-6同步D觸發(fā)器的特性表CPDQnQn+1功能0×0或1Qn保持100或10置0110或11置1對(duì)同步D觸發(fā)器來說，CP＝1時(shí)，將輸入數(shù)據(jù)存入觸發(fā)器；CP＝0時(shí)，保持該數(shù)據(jù)不變。只有下一個(gè)CP來到時(shí)，才能改變?cè)鏀?shù)據(jù)。(2)狀態(tài)圖由表5-6可畫出同步D觸發(fā)器的狀態(tài)圖，如圖5-17所示。圖5-17同步D觸發(fā)器狀態(tài)圖圖5-18同步D觸發(fā)器的波形（3）波形圖5.4主從觸發(fā)器5.4.1主從RS觸發(fā)器電路結(jié)構(gòu)及邏輯符號(hào)(a)電路結(jié)構(gòu)(b)邏輯符號(hào)表5-7主從RS觸發(fā)器的特性表CPSR功能1或0保持001或0保持101或01置1(置位)011或00置0(復(fù)位)111或0禁用(不定)主從RS觸發(fā)器的邏輯功能和前面的同步RS觸發(fā)器相同，不同的是同步RS觸發(fā)器在CP=1期間都可能觸發(fā)翻轉(zhuǎn)，主從RS觸發(fā)器只在CP下降沿觸發(fā)翻轉(zhuǎn)。5.4.2主從JK觸發(fā)器電路結(jié)構(gòu)(a)電路結(jié)構(gòu)(b)邏輯符號(hào)邏輯功能表5-8主從JK觸發(fā)器的特性表CPJK功能1或0保持001或0保持101或01置1（置位）011或00置0（復(fù)位）111或0翻轉(zhuǎn)（計(jì)數(shù)）JK觸發(fā)器的狀態(tài)轉(zhuǎn)換圖如圖5-24所示。主從JK觸發(fā)器的激勵(lì)(驅(qū)動(dòng))表如表5-9所示：表5-9主從JK觸發(fā)器的激勵(lì)表Qn→Qn+1JK000110110×1××1×0波形圖3．主從JK觸發(fā)器的一次翻轉(zhuǎn)現(xiàn)象4．主從JK觸發(fā)器的異步輸入端(a)電路結(jié)構(gòu)(b)邏輯符號(hào)表5-10有異步輸入端主從JK觸發(fā)器的特性表CPJKQnQn+1功能00×××××不允許01××××0異步置010××××1異步置111↓001或0Qn保持11↓011或00置011↓101或01置111↓111或0翻轉(zhuǎn)(計(jì)數(shù))5.3.3．主從T觸發(fā)器和T'觸發(fā)器除了前面已介紹的RS觸發(fā)器、D觸發(fā)器和JK觸發(fā)器外，在實(shí)際工作中還經(jīng)常會(huì)用到T、T′觸發(fā)器。下面介紹一下T、T′觸發(fā)器的邏輯功能。1．T觸發(fā)器如果將圖5-27a所示的主從JK觸發(fā)器的J和K相連作為T輸入端就構(gòu)成了T觸發(fā)器，其邏輯符號(hào)如圖5-27b所示。T觸發(fā)器特性方程：a)邏輯圖b)邏輯符號(hào)圖5-27用主從JK觸發(fā)器構(gòu)成的主從T觸發(fā)器=Qn(5-5)其特性表見表5-10。表5-10T觸發(fā)器特性表TQnQn+1功能說明000101Qn+1=Qn保持110110Qn+1=翻轉(zhuǎn)2．T′觸發(fā)器當(dāng)T觸發(fā)器的輸入控制端為T=1時(shí)，則觸發(fā)器每輸入一個(gè)時(shí)鐘脈沖CP，狀態(tài)便翻轉(zhuǎn)一次，這種狀態(tài)的觸發(fā)器稱為T'觸發(fā)器。T'觸發(fā)器的特性方程為：(5-6)其特性表見表5-12。表5-12T'觸發(fā)器特性表QnQn+1功能說明0110Qn+1=翻轉(zhuǎn)5.5邊沿觸發(fā)器5.5.1維持—阻塞邊沿D觸發(fā)器同步D觸發(fā)器(b)維持—阻塞邊沿D觸發(fā)器(c)邏輯符號(hào)5.5.2CMOS主從結(jié)構(gòu)的邊沿觸發(fā)器5.6各種觸發(fā)器功能的比較與轉(zhuǎn)換5.6.1觸發(fā)器的邏輯功能和電路結(jié)構(gòu)5.6.2觸發(fā)器功能的轉(zhuǎn)換1．JK觸發(fā)器轉(zhuǎn)換為D、T和T′觸發(fā)器(a)JK→D(b)JK→T(c)JK→T′(d)JK→RS2．D觸發(fā)器轉(zhuǎn)換成JK、T和T′觸發(fā)器(a)D→JK(b)D→T(c)D→T′本章課后總結(jié)：第6章時(shí)序邏輯電路本章重點(diǎn)：1.掌握時(shí)序電路的基本分析方法、設(shè)計(jì)方法。2.掌握若干常用時(shí)序電路的工作原理和使用方法。本章難點(diǎn)：時(shí)序邏輯電路的設(shè)計(jì)（邏輯抽象、任意進(jìn)制計(jì)數(shù)器的設(shè)計(jì)（同步/異步置零、同步/異步置數(shù)、進(jìn)位信號(hào)產(chǎn)生）；復(fù)雜電路的設(shè)計(jì)；異步時(shí)序邏輯電路的分析與設(shè)計(jì)方法。6.1概述6.1.1時(shí)序邏輯電路的結(jié)構(gòu)及特點(diǎn)組合邏輯電路組合邏輯電路存儲(chǔ)電路┆┆┆┆X1XiY1YjQ1QlZ1Zk圖6-1時(shí)序邏輯電路結(jié)構(gòu)1.功能上：任一時(shí)刻的輸出不僅取決于該時(shí)刻的輸入，還與電路原來的狀態(tài)有關(guān)。例：串行加法器，兩個(gè)多位數(shù)從低位到高位逐位相加2.電路結(jié)構(gòu)上：①包含存儲(chǔ)電路和組合電路；②存儲(chǔ)器狀態(tài)和輸入變量共同決定輸出6.1.2時(shí)序邏輯電路分類按觸發(fā)器的狀態(tài)變化是否同步：分為同步時(shí)序電路和異步時(shí)序電路兩大類。同步：存儲(chǔ)電路中所有觸發(fā)器的時(shí)鐘使用統(tǒng)一的clk,狀態(tài)變化發(fā)生在同一時(shí)刻。異步：沒有統(tǒng)一的clk,觸發(fā)器狀態(tài)的變化有先有后。2．按邏輯功能分為：計(jì)數(shù)器、寄存器、順序脈沖發(fā)生器。3．按輸出信號(hào)的特性分為米利(Mealy)型和穆爾(Moore)型。Mealy型：Moore型：6.2時(shí)序邏輯電路的分析方法1．根據(jù)邏輯圖寫出電路的輸出方程以及各個(gè)觸發(fā)器的驅(qū)動(dòng)方程和狀態(tài)方程對(duì)于異步時(shí)序電路，還應(yīng)寫出各觸發(fā)器的時(shí)鐘方程，即時(shí)鐘信號(hào)的邏輯表達(dá)式。2．列狀態(tài)（轉(zhuǎn)換）表3．畫狀態(tài)（轉(zhuǎn)換）圖4．檢查電路有無自啟動(dòng)能力如果電路有無效狀態(tài)存在，則應(yīng)檢查電路有無自啟動(dòng)能力。5．畫時(shí)序（波形）圖6．功能描述6.2.2同步時(shí)序邏輯電路的分析分析：找出給定時(shí)序電路的邏輯功能，即找出在輸入和CP作用下，電路的次態(tài)和輸出。6.2.3異步時(shí)序邏輯電路的分析異步時(shí)序邏輯電路與同步時(shí)序電路邏輯分析方法基本相同，不同的是異步時(shí)序電路沒有統(tǒng)一的CP，所以應(yīng)先分析各觸發(fā)器的CP是否為有效觸發(fā)脈沖，只有在有效觸發(fā)時(shí)，才可根據(jù)狀態(tài)方程計(jì)算觸發(fā)器的次態(tài)，否則觸發(fā)器狀態(tài)不變。6.3若干常用的時(shí)序邏輯電路6.3.1計(jì)數(shù)器用于計(jì)數(shù)、分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖等。1．計(jì)數(shù)器的分類（1）按觸發(fā)方式分為同步計(jì)數(shù)器和異步計(jì)數(shù)器。（2）按計(jì)數(shù)容量分為二進(jìn)制計(jì)數(shù)器和非二進(jìn)制計(jì)數(shù)器。（3）按計(jì)數(shù)的增減規(guī)律分類按計(jì)數(shù)的增減規(guī)律分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器。2．同步計(jì)數(shù)器（1）同步二進(jìn)制計(jì)數(shù)器1）三位同步二進(jìn)制加法計(jì)數(shù)器圖6-123位同步二進(jìn)制加法計(jì)數(shù)器原理：根據(jù)二進(jìn)制加法運(yùn)算規(guī)則可知：在多位二進(jìn)制數(shù)末位加1，若第i位以下皆為1時(shí)，則第i位應(yīng)翻轉(zhuǎn)。由此得出規(guī)律，若用T觸發(fā)器構(gòu)成計(jì)數(shù)器，則第i位觸發(fā)器輸入端Ti的邏輯式應(yīng)為：J0=K0=1，J1=K1=，J2=K2=2）同步二進(jìn)制減法計(jì)數(shù)器圖6-143位同步二進(jìn)制減法計(jì)數(shù)器原理：根據(jù)二進(jìn)制減法運(yùn)算規(guī)則可知：在多位二進(jìn)制數(shù)末位減1，若第i位以下皆為0時(shí)，則第i位應(yīng)翻轉(zhuǎn)。減法：J0=K0=1，J1=K1=，J2=K2=。3）同步二進(jìn)制可逆計(jì)數(shù)器可逆計(jì)數(shù)器是指在控制信號(hào)作用下，既可以用作加法計(jì)數(shù)又可以用作減法計(jì)數(shù)的計(jì)數(shù)器。圖6-18是三位同步二進(jìn)制可逆計(jì)數(shù)器。m位同步二進(jìn)制計(jì)數(shù)器的驅(qū)動(dòng)方程為加法：J0=K0=1，J1=K1=，J2=K2=，J3=K3=；減法：J0=K0=1，J1=K1=，J2=K2=，J3=K3=。把加、減計(jì)數(shù)器的驅(qū)動(dòng)方程合并在一起，即可得出二進(jìn)制可逆計(jì)數(shù)器的驅(qū)動(dòng)方程。（2）同步十進(jìn)制計(jì)數(shù)器基本原理：在四位二進(jìn)制計(jì)數(shù)器基礎(chǔ)上修改，當(dāng)計(jì)到1001時(shí)，則下一個(gè)CP電路狀態(tài)回到0000。CPCPQ0Q1Q2Q33．異步計(jì)數(shù)器圖6-183位異步二進(jìn)制加法計(jì)數(shù)器CPCP0=CPCP1=Q0CP2=Q1Q24．集成計(jì)數(shù)器(1)幾種典型集成計(jì)數(shù)器1)74LS161——異步清零、同步預(yù)置數(shù)4位二進(jìn)制加法計(jì)數(shù)器，如圖6-20所示。圖6-2074LS161的引腳排列圖及邏輯功能示意圖2）集成同步十進(jìn)制計(jì)數(shù)器集成同步十進(jìn)制加法計(jì)數(shù)器74LS160的管腳圖和功能表與74LS161基本相同，唯一不同的是74LS160是十進(jìn)制計(jì)數(shù)器，而74LS161是二進(jìn)制計(jì)數(shù)器，這里不再給出。3）4位二進(jìn)制同步可逆計(jì)數(shù)器集成計(jì)數(shù)器的應(yīng)用用已有的N進(jìn)制芯片，組成M進(jìn)制計(jì)數(shù)器是常用的方法。如果N?M，只需一片集成計(jì)數(shù)器即可實(shí)現(xiàn)；如果N<M，則需要用多片集成計(jì)數(shù)器才能實(shí)現(xiàn)。1)N?M的情況。當(dāng)N>M時(shí)，需要去掉N-M個(gè)狀態(tài)，方法有兩種。其一就是計(jì)數(shù)器到M狀態(tài)時(shí)，將計(jì)數(shù)器清零，此種方法稱為置零法；其二就是計(jì)數(shù)器到某狀態(tài)時(shí)，將計(jì)數(shù)器預(yù)置到某數(shù)，使計(jì)數(shù)器減少N-M種狀態(tài)，這種方法稱為置數(shù)法。第一種方法要用計(jì)數(shù)器的清零功能，第二種方法要用計(jì)數(shù)器的預(yù)置數(shù)功能，如圖6-22所示。同步置零法異步置零法同步置零法異步置零法同步置數(shù)法a)置零法b)置數(shù)法圖6-22置零法和置數(shù)法示意圖2)N<M的情況。方法：用多片N進(jìn)制計(jì)數(shù)器連成模大于M的計(jì)數(shù)器，再用上述幾種方法連成M進(jìn)制計(jì)數(shù)器。①若M可以分解為兩個(gè)小于N的因數(shù)相乘，即M=N1N2，可采用先分別置成N1、N2進(jìn)制，再按級(jí)聯(lián)方式連接。級(jí)聯(lián)方式是將多個(gè)集成計(jì)數(shù)器連接起來，以獲得計(jì)數(shù)容量更大的計(jì)數(shù)器。兩個(gè)模N1、N2計(jì)數(shù)器級(jí)聯(lián)，可實(shí)現(xiàn)N1N2的計(jì)數(shù)器。實(shí)現(xiàn)兩片計(jì)數(shù)器級(jí)聯(lián)的方法如下：a.同步級(jí)聯(lián)。同步級(jí)聯(lián)的特點(diǎn)是兩個(gè)計(jì)數(shù)器同時(shí)連接同一個(gè)計(jì)數(shù)脈沖CP，以低位計(jì)數(shù)器進(jìn)位脈沖C作高位計(jì)數(shù)器的工作狀態(tài)控制脈沖ET、EP。1）同步級(jí)連QQ0CP1Q1Q2Q3數(shù)據(jù)預(yù)置11數(shù)據(jù)預(yù)置Q4Q5Q6Q7ETEPD0D1D2D3RDLDCQ0Q1Q2Q374161(1)CPETEPD0D1D2D3RDLDCQ0Q1Q2Q374161(2)CP圖6-2574LS161同步級(jí)聯(lián)組成8位二進(jìn)制加法計(jì)數(shù)器2）異步級(jí)連Q0Q0CP1Q1Q2Q3數(shù)據(jù)預(yù)置11數(shù)據(jù)預(yù)置Q4Q5Q6Q7ETEPD0D1D2D3RDLDCQ0Q1Q2Q374160(1)CPETEPD0D1D2D3RDLDCQ0Q1Q2Q374160(2)CP11圖6-2674LS160異步級(jí)聯(lián)組成100進(jìn)制計(jì)數(shù)器整體置數(shù)：基本原理和N?M時(shí)置數(shù)法類似。（5）用現(xiàn)成產(chǎn)品獲得任意N進(jìn)制計(jì)數(shù)器的方法6.3.2寄存器1．?dāng)?shù)碼寄存器圖6-28D觸發(fā)器構(gòu)成的四位數(shù)碼寄存器2．移位寄存器（1）單向移位寄存器1）4位右移寄存器圖6-29D觸發(fā)器組成的4位右移寄存器2）4位左移寄存器（2）雙向移位寄存器(2)雙向移位寄存器既可左移又可右移的稱為雙向移位寄存器，74LS194是由四個(gè)觸發(fā)器組成的功能很強(qiáng)的四位雙向多功能集成移位寄存器，可在時(shí)鐘脈沖的上升沿實(shí)現(xiàn)左移、右移或并行送數(shù)等操作，也可以保持不變，具體功能的實(shí)現(xiàn)由工作方式控制端控制。74LS194的邏輯功能和引腳圖如圖6-31所示，功能表見表6-9。DSL和DSR分別是左移和右移串行輸入。D0、D1、D2和D3是并行輸入端。Q0和Q3分別是左移和右移時(shí)的串行輸出端，Q0、Q1、Q2和Q3為并行輸出端。a)邏輯功能示意圖b)引腳圖圖6-31集成移位寄存器74LS1946.4時(shí)序邏輯電路設(shè)計(jì)6.4.1時(shí)序邏輯電路設(shè)計(jì)步驟根據(jù)設(shè)計(jì)要求，設(shè)定狀態(tài)、導(dǎo)出對(duì)應(yīng)狀態(tài)圖或狀態(tài)表，這種直接由設(shè)計(jì)要求導(dǎo)出的狀態(tài)圖（表）叫原始圖（表）。狀態(tài)化簡(jiǎn)，原始狀態(tài)圖（表）通常不是最簡(jiǎn)單的，往往可以消去一些多余狀態(tài)。消去多余狀態(tài)的過程叫做狀態(tài)化簡(jiǎn)。化簡(jiǎn)后的狀態(tài)圖（表）叫簡(jiǎn)化狀態(tài)圖（表）。狀態(tài)分配，又稱狀態(tài)編碼。即把一組適當(dāng)?shù)亩M(jìn)制代碼分配給簡(jiǎn)化狀態(tài)圖（表）中各個(gè)狀態(tài)。4．選擇觸發(fā)器的類型，觸發(fā)器的類型選得合適，可以簡(jiǎn)化電路結(jié)構(gòu)。可供選用的觸發(fā)器通常是JK或D。JK功能齊全使用靈活，D控制簡(jiǎn)單設(shè)計(jì)容易，但邏輯圖可能較復(fù)雜。5．選定觸發(fā)器后，便可求出狀態(tài)表，畫出卡諾圖，根據(jù)編碼狀態(tài)表以及所采用的觸發(fā)器的邏輯功能，導(dǎo)出待設(shè)計(jì)電路的輸出方程和狀態(tài)方程。6．根據(jù)狀態(tài)方程求驅(qū)動(dòng)方程，根據(jù)輸出方程和驅(qū)動(dòng)方程畫出邏輯圖。7．檢查電路能否自啟動(dòng)，若狀態(tài)圖中的狀態(tài)數(shù)N小于，則存在不用的多余狀態(tài)（無效狀態(tài)），應(yīng)對(duì)已設(shè)計(jì)好的電路檢測(cè)這些無效狀態(tài)能否進(jìn)入有效狀態(tài)，即檢查能否自啟動(dòng)。6.4.2時(shí)序邏輯電路設(shè)計(jì)舉例本章課后總結(jié)：第7章脈沖波形的產(chǎn)生與整形本章重點(diǎn)：施密特觸發(fā)電路基本電路；單穩(wěn)態(tài)電路典型電路；多諧振蕩器參數(shù)與特性定性關(guān)系；555定時(shí)器的工作原理及應(yīng)用。本章難點(diǎn)：產(chǎn)生振蕩的原理；脈沖電路過渡過程的分析、等效電路的建立。7.1概述7.1.1脈沖波形的主要參數(shù)理想的矩形波只有3個(gè)參數(shù)，如圖7-1a所示，即脈沖幅度Um，脈沖周期T和脈沖寬度tW。實(shí)際的矩形波要復(fù)雜一些，如圖7-1b所示。圖7-1矩形波信號(hào)的主要參數(shù)7.1.2脈沖波形的產(chǎn)生和整形在數(shù)字電路中，獲得脈沖信號(hào)的方法不外乎兩種：一種是利用多諧振蕩器直接產(chǎn)生脈沖信號(hào)；另一種則是利用整形電路如施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器等對(duì)已有的周期性變化信號(hào)進(jìn)行整形或變換，使之符合數(shù)字電路的要求。7.2施密特觸發(fā)器(SchmittTrigger)7.2.1用門電路構(gòu)成的施密特觸發(fā)器1．電路組成2．工作原理a)同相施密特觸發(fā)器b)反相施密特觸發(fā)器圖7-3同相施密特觸發(fā)器和反相施密特觸發(fā)器及其電壓傳輸特性4．施密特觸發(fā)器的特點(diǎn)1)施密特觸發(fā)器輸出有兩種狀態(tài)：0態(tài)和1態(tài)，也就是說，它輸出的是數(shù)字信號(hào)，要么是高電平，要么是低電平；2)施密特觸發(fā)器采用電平觸發(fā)，也就是說，它輸出是高電平還是低電平取決于輸入信號(hào)的電平；3)對(duì)于正向和負(fù)向增長(zhǎng)的輸入信號(hào)，電路有不同的閾值電平UT+和UT－。也就是說，輸入信號(hào)電壓上升時(shí)，與UT+比較，大于UT+輸出狀態(tài)翻轉(zhuǎn)；輸入信號(hào)電壓下降時(shí)，與UT－比較，小于UT－，輸出狀態(tài)翻轉(zhuǎn)。7.2.2施密特觸發(fā)器的應(yīng)用1．波形變換施密特觸發(fā)器可以把連續(xù)變化的正弦波、三角波以及其它不規(guī)則輸入電壓變換為矩形波輸出。如圖所示。圖7-5波形變換圖7-6脈沖整形2．脈沖整形3．脈沖鑒幅圖7-7脈沖鑒幅7.3單穩(wěn)態(tài)觸發(fā)器7.3.1用門電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器1．電路組成2．工作原理(1)單穩(wěn)態(tài)觸發(fā)器的穩(wěn)態(tài)。接通電源VDD，單穩(wěn)態(tài)觸發(fā)器處于穩(wěn)態(tài)時(shí)，輸入端無觸發(fā)脈沖，因此ui＝0，為低電平(因?yàn)槭歉唠娖接|發(fā))。而ui2＝VDD＝1，所以u(píng)O＝0。由于ui＝0，所以u(píng)O1＝1≈VDD。因此，穩(wěn)態(tài)時(shí)電容C兩端電位均為VDD，電容兩端電壓為零，電容C中無電荷，這是穩(wěn)態(tài)的標(biāo)志。只要輸入信號(hào)保持低電平不變，電路就維持在uO1為高電平，uO為低電平這一穩(wěn)定狀態(tài)。(2)當(dāng)ui加一個(gè)正脈沖時(shí)，由穩(wěn)態(tài)進(jìn)入暫穩(wěn)態(tài)假設(shè)在t1時(shí)刻，輸入端有一正脈沖信號(hào)出現(xiàn)，當(dāng)ui變?yōu)楦唠娖綍r(shí)，G1輸出立即變?yōu)榈碗娖剑捎陔娙輧啥说碾妷翰荒芡蛔?，故ui2隨uo1跳變?yōu)榈碗娖剑瑄O跳變?yōu)楦唠娖?。該高電平反饋到G1的輸入端，使uO仍維持在低電平。電路處于uO1為低電平、uO為高電平的暫穩(wěn)狀態(tài)。這里有一個(gè)正反饋過程，其作用是改善uO1，uO邊沿，使uO1和uO邊沿很陡。正反饋如下所示：ui2↓→uo↑→uo1↓(3)暫穩(wěn)態(tài)自動(dòng)回到穩(wěn)態(tài)進(jìn)入暫穩(wěn)態(tài)后，uO1為低電平，VDD經(jīng)R向電容C充電，充電回路為VDD→R→C→uO1，充電使ui2上升。當(dāng)ui2上升到等于G2的閾值電平UTH=VDD/2時(shí)，G2輸出低電平uO≈0。電路返回到自然穩(wěn)態(tài)uO=0。如果觸發(fā)脈沖己經(jīng)消失，即ui由高電平回到低電平，uO1≈VDD，電路回到穩(wěn)態(tài)。這里也有正反饋現(xiàn)象，其作用是改善uO1，uO邊沿，使uO1和uO邊沿很陡。正反饋如下所示：ui2↑→uo↓→uo1↑回到穩(wěn)態(tài)后，電容C處于放電的過程，放電回路為：ui2→R→VDD→G1輸出級(jí)導(dǎo)通管→uO1→C→ui2，放電使ui2下降，當(dāng)ui2下降到等于VDD時(shí)（此時(shí)，C兩端均為VDD，C中無電荷），電路穩(wěn)定，保證uO=0。由G1的輸出級(jí)導(dǎo)通管、電阻R構(gòu)成放電回路，ui2逐步趨向VDD，此時(shí)，單穩(wěn)態(tài)觸發(fā)器完整的工作過程完成。圖7-11單穩(wěn)態(tài)觸發(fā)器的