電子學(xué)會(huì)序計(jì)算

源同步模式如DDR源同步模式如DDRFlightFlightDriverReceiverDriverReceiver第一個(gè)時(shí)鐘邊沿有效到數(shù)據(jù)到達(dá)RECEIVER第一個(gè)時(shí)鐘邊沿有效到數(shù)據(jù)到達(dá)RECEIVER接收時(shí)鐘CLKA接收時(shí)鐘CLKATCLKA_DELAY_MIN-TDATA_DELAY_MAX-Tsetup-TCLKA_DELAY_MIN-TDATA_DELAY_MAX-Tsetup-展開(kāi)并考慮時(shí)鐘的抖動(dòng)Tjitter-Tflt_DATA_SETTLE_DELAY_MAX-展開(kāi)并考慮時(shí)鐘的抖動(dòng)Tjitter-Tflt_DATA_SETTLE_DELAY_MAX-2.(TCO_CLKA_MIN-為時(shí)鐘芯片CLOCKBUFFER輸出時(shí)鐘CLKA、CLKB之間的最大(Tflt_CLKA_MIN-CLOCKBUFFER2.(TCO_CLKA_MIN-為時(shí)鐘芯片CLOCKBUFFER輸出時(shí)鐘CLKA、CLKB之間的最大(Tflt_CLKA_MIN-CLOCKBUFFER芯片輸出的兩個(gè)時(shí)鐘CLKA、CLKB分別到達(dá)接收端要求數(shù)據(jù)的建立時(shí)間Tsetup、保持時(shí)間Tjitter主要指由于時(shí)鐘驅(qū)動(dòng)器中鎖相環(huán)不穩(wěn)定Tskew是指時(shí)鐘傳輸?shù)讲煌钠骷r(shí)由于信號(hào)所Tmargin是留給串?dāng)_以及其它難以預(yù)料因素的時(shí)接收端要求數(shù)據(jù)的建立時(shí)間Tsetup、保持時(shí)間Tjitter主要指由于時(shí)鐘驅(qū)動(dòng)器中鎖相環(huán)不穩(wěn)定Tskew是指時(shí)鐘傳輸?shù)讲煌钠骷r(shí)由于信號(hào)所Tmargin是留給串?dāng)_以及其它難以預(yù)料因素的時(shí)3.TCO_DATA是指在一定的測(cè)試負(fù)載和測(cè)試條件下，從時(shí)鐘時(shí)、緩沖器OUTPUTBUFFER特性、輸出負(fù)載情況都有直接根據(jù)器件的工作溫度和電壓，器件廠商一般給出兩個(gè)時(shí)間，即Tco的最大值Tc3.TCO_DATA是指在一定的測(cè)試負(fù)載和測(cè)試條件下，從時(shí)鐘時(shí)、緩沖器OUTPUTBUFFER特性、輸出負(fù)載情況都有直接根據(jù)器件的工作溫度和電壓，器件廠商一般給出兩個(gè)時(shí)間，即Tco的最大值Tcomax和最小時(shí)間Tcomin。一般對(duì)應(yīng)著器件工作于最高溫度、所加電壓最??；Tcomin一般對(duì)應(yīng)著器件工作于最低溫度、所加電壓最大4.4.TDATA_DELAY_MIN--Thold-TDATA_DELAY_MIN--Thold-(TCO_CLKB_MIN-Thold--(TCO_CLKB_MIN-Thold--第一個(gè)括號(hào)內(nèi)的部分仍然是時(shí)鐘芯片CLOCKBUFFER達(dá)RECEIVER和DRIVER第一個(gè)括號(hào)內(nèi)的部分仍然是時(shí)鐘芯片CLOCKBUFFER達(dá)RECEIVER和DRIVERLimitingFactorsforCommonBusCommonclockdesignistypicallybusspeeds<=100Design TimingLimitingFactorsforCommonBusCommonclockdesignistypicallybusspeeds<=100Design TimingBusLength 2ns/footDevicedelay(Tco) ~2-3nsReceiversetup/hold ~1-2nsDifferencesindevice ~1nsspeed(fast,slow)它并不象公共時(shí)鐘同步那樣采用獨(dú)立的時(shí)鐘源。在源同步數(shù)據(jù)收發(fā)中，數(shù)據(jù)首先發(fā)向接收端，經(jīng)稍短時(shí)間它并不象公共時(shí)鐘同步那樣采用獨(dú)立的時(shí)鐘源。在源同步數(shù)據(jù)收發(fā)中，數(shù)據(jù)首先發(fā)向接收端，經(jīng)稍短時(shí)間CPUtoSDRAMCPUtoSDRAMCPUtoSDRAMCPUtoSDRAMCPUtoSDRAMTcomax+Tflightmax+Tsetup+Tskew+Tjitter+Tmargin<+Tclk-CPUtoSDRAMTcomax+Tflightmax+Tsetup+Tskew+Tjitter+Tmargin<+Tclk-Tcomin+Tflightmin-Tskew-Tmargin>Thold+Tclk-Tflightmax-Tclk-ft<Tcycle-Tcomax-Tsetup-Tskew-Tjitter-TmarginTflightmin-Tclk-ft>Thold-Tcomin+Tskew+TmarginTcomax，TcominSDRAMtoCPUSDRAMtoCPUSDRAMtoCPU SDRAMtoCPU SDRAMtoCPUTcomax+Tflightmax+Tsetup+Tskew+Tjitter+Tmargin<-Tclk-ftSDRAMtoCPUTcomax+Tflightmax+Tsetup+Tskew+Tjitter+Tmargin<-Tclk-ftTcomin+Tflightmin-Tskew-Tmargin>Thold-Tclk-ftTflightmax+Tclk-ft<