EDA技術(shù)及應(yīng)用-基于FPGA的電子系統(tǒng)設(shè)計：基于FPGA的數(shù)字系統(tǒng)設(shè)計

CPLD/FPGA項(xiàng)目

開發(fā)教程

基于FPGA的數(shù)字系統(tǒng)設(shè)計EDA實(shí)驗(yàn)箱的使用外圍接口控制電路的設(shè)計綜合數(shù)字系統(tǒng)的設(shè)計

實(shí)驗(yàn)箱結(jié)構(gòu)設(shè)計EP1C12Q240C8是嵌入式-FPGA（現(xiàn)場可編程門陣列）系列集成電路(IC)，工作電壓為1.425V~1.575V，可工作在0°C~85°C環(huán)境溫度下，是一種表面貼裝式器件，采用240-MQFP,240-PQFP封裝方式。

ALTERA產(chǎn)品型號命名規(guī)則(器件、芯片、格式)ALTERA產(chǎn)品型號命名工藝+型號+LE數(shù)量+封裝+管腳數(shù)目+溫度范圍+器件速度。1．前綴：EP典型器件EPC組成的EPROM器件EPFFLEX10K或FLFX6000系列、FLFX8000系列EPMMAX5000系列、MAX7000系列、MAX9000系列EPX快閃邏輯器件2．器件型號3．LE數(shù)量:XX(k)4．封裝形式：D陶瓷雙列直插Q塑料四面引線扁平封裝P塑料雙列直插R功率四面引線扁平封裝S塑料微型封裝T薄型J形引線芯片載體J陶瓷J形引線芯片載體W陶瓷四面引線扁平封裝L塑料J形引線芯片載體B球陣列5．管腳6．溫度范圍：

C：(Commercialtemperature)表示可以工作在0°C到85°C；I：(Industrialtemperature)表示可以工作在-40°到100°C；

A：(Automotivetemperature)表示可以工作在-40°C到125°C；7．速度：數(shù)字越小速度越快，6約最大是500Mhz，7約最大是43Mhz，8約最大是400Mhz。以EP2C35F672C6N為例做一個說明：EP：工藝；2C：cycloneII（颶風(fēng)）（S代表Stratix，A代表arria）；35：邏輯單元數(shù)，35表示大約有35k的邏輯單元；F：表示PCB封裝類型，F(xiàn)是FBGA封裝，E(EQFP)、Q(PQFP)、U(UBGA)、M(MBGA)；672：表示引腳數(shù)量；C：工作溫度，C表示可以工作在0°C到85°C6：速度等級，6約最大是500Mhz，7約最大是43Mhz，8約最大是400Mhz；N：后綴，N表示無鉛，ES工程樣片。

EP

1C

12

Q

240

C

8

NEP1C12Q240C8例7-1簡單的三人表決器設(shè)計功能描述：三個人分別用手指撥開關(guān)D1、D2、D3來表示自己的意愿，如果對某決議同意，各人就把自己的開關(guān)撥到“ON”（高電平），不同意就撥到“OFF”（低電平）。16位撥碼開關(guān)的原理圖如圖1.5.1所示。表決結(jié)果用LED燈顯示。如果對某個決議有任意兩個或三人同意，即決議通過，實(shí)驗(yàn)板上L1亮，否則L2亮。121314IO21O4IO6IO114IO10815實(shí)驗(yàn)步驟①雙擊桌面上

QuartusII9.1的圖標(biāo)，啟動

QuartusII9.1軟件

②新建工程

③輸入設(shè)計文件

④設(shè)置不用的引腳

⑤指定芯片的管腳

⑥全編譯

⑦仿真

⑧下載硬件測試3、輸入設(shè)計文件

①

VerilogHDL文件輸入

modulebj3(a,b,c,l1,l2);inputa,b,c;outputl1,l2;assignl1=(a&b)|(b&c)|(a&c)|(a&b&c);assignl2=~l1;endmodule3、輸入設(shè)計文件

②原理圖輸入

輸入輸出D1D2D3L1L20000100101010010111010001101101101011110010000010111111001D1D2D0L1的卡諾圖：L1的邏輯表達(dá)式：L1=D1D2+D0D1+D0D2L2=~L14、設(shè)置不用的引腳

將不使用的引腳設(shè)為三態(tài)輸入，以防帶電燒毀5、指定芯片的管腳

方法：選擇菜單Assignments->Pins或Assignments->PinPlanner命令

6、全編譯QuartusII軟件的編譯器包括多個獨(dú)立的模塊，如圖所示，各模塊可以單獨(dú)運(yùn)行，也可以選擇菜單Processing->StartCompilation或者工具欄啟動編譯過程。7、下載

步驟：（1）安裝USB-Blaster（2）選擇菜單Tools->Programmer命令，打開下載窗口。

編程硬件設(shè)置當(dāng)前使用的編輯硬件編程模式選擇編程進(jìn)度指示編程文件器件型號開始下載7.2外圍接口控制電路的設(shè)計7.2.1LED燈控制電路的設(shè)計7.2.2數(shù)碼管控制電路的設(shè)計7.2.316*16點(diǎn)陣控制電路的設(shè)計7.2.4鍵盤控制電路的設(shè)計7.2.5D/A控制電路的設(shè)計7.2.6A/D控制電路的設(shè)計7.2.7LCD控制電路的設(shè)計一、設(shè)計任務(wù)實(shí)現(xiàn)8個LED燈的周期性（如：1s）的兩兩交替亮滅。二、設(shè)計步驟1．分析設(shè)計任務(wù)，畫出模塊圖，定義模塊名，輸入信號名與輸出信號名，如圖7-9所示?！卷?xiàng)目7-1】閃爍燈控制器設(shè)計圖7-9le2模塊圖2．分析輸入信號與輸出信號之間的關(guān)系，見表7-1所列。表7-1clk與led2之間的關(guān)系clk0s0.5s1s1.5s……led2[7..0]00110011110011000011001111001100……3．打開QuartusII軟件，新建工程led2。4．新建文件led2.v，用VerilogHDL描述模塊led2。5.全編譯，檢查程序編譯、綜合、適配有無錯誤。6.將不用的引腳設(shè)置為三態(tài)輸入。7.分配引腳。8.全編譯并仿真。功能仿真波形如圖7-10所示。9.硬件下載并測試。輸入信號clk與時鐘模塊連接，頻率設(shè)置為1HZ，輸出信號led2與8個LED燈連接，觀察LED燈閃爍情況是否與設(shè)計要求相符。圖7-10clk與led2的波形圖三、設(shè)計思考1.觀察時鐘頻率與LED燈閃爍的關(guān)系？2.如何將40MHz進(jìn)行分頻得到1Hz？一、設(shè)計任務(wù)實(shí)現(xiàn)8個LED燈按固定頻率依次亮滅。（T=1s）二、設(shè)計分析如圖7-11所示的仿真波形圖，參照上個例題，完成設(shè)計。【項(xiàng)目7-2】跑馬燈控制器設(shè)計圖7-11clk與led4的波形圖技能實(shí)訓(xùn)1閃爍燈設(shè)計1.實(shí)現(xiàn)L1~L8周期性的同時亮滅。（T=0.5s）2.實(shí)現(xiàn)L1~L8周期性的兩兩交替亮滅。（T=0.5s）0.5s0.5s……….0000000011111111……….0.25s0.25s……….0011001111001100……….流水燈設(shè)計1.實(shí)現(xiàn)L1~L8按固定頻率依次點(diǎn)亮。（f=1Hz）2.實(shí)現(xiàn)L1~L8按固定頻率依次亮滅。（T=1s）3.實(shí)現(xiàn)L1~L8按幾種花色依次點(diǎn)亮。0s1s2s3s4s5s6s7s8s0000000100000011000001110000111100011111001111110111111111111111000000010s1s2s3s4s5s6s7s8s000000000000000100000010000001000000100000010000001000000100000010000000技能實(shí)訓(xùn)2例如：編寫一個8路彩燈控制器，要求彩燈有以下三種演示花型：a.8路彩燈同時亮滅；b.從左至右逐個亮（每次只有1路亮）C.8路彩燈每次4路燈亮，4路燈滅，且亮滅相間，交替亮滅。

在演示過程中，只有當(dāng)一種花型演示完畢才能轉(zhuǎn)向其他演示花型。技能實(shí)訓(xùn)31.閃爍燈實(shí)訓(xùn)設(shè)計L1,L2,L3的閃爍周期分別為0.25s，0.5s，1s2.流水燈實(shí)訓(xùn)設(shè)計L1~L8從中間向兩邊亮滅，再從兩邊向中間亮滅。7.2.2數(shù)碼管控制電路的設(shè)計1.8段數(shù)碼管工作原理圖7-12數(shù)碼管內(nèi)部結(jié)構(gòu)原理圖SEL2SEL1SEL0數(shù)碼管選通000最右邊第一個001第二個010第三個011第四個100第五個101第六個110第七個111第八個表7-2數(shù)碼管選通關(guān)系dp{a,b,c,d,e,f,g,dp}為8位寬段選信號，控制數(shù)碼管的8個段，決定數(shù)碼管上顯示的數(shù)字。SEL2,SEL1,SEL0為位選信號，控制8個數(shù)碼管的選通，選通關(guān)系見表7-2所列。2.17段“米”字型數(shù)碼管工作原理17段“米”字型數(shù)碼管也分共陽極和共陰極，在實(shí)驗(yàn)箱上為共陰極連接方式?！懊住弊中蛿?shù)碼管不僅能顯示數(shù)字、字母，還能顯示自定義字符，比8段數(shù)碼管顯示字符要豐富。SEL3SEL2SEL1SEL0數(shù)碼管選通0001最右邊第一個0010第二個0100第三個1000第四個表7-34個數(shù)碼管選通關(guān)系1、用撥碼開關(guān)產(chǎn)生十六進(jìn)制數(shù)字，用FPGA產(chǎn)生字形編碼電路和掃描驅(qū)動電路，然后送給數(shù)碼管顯示，調(diào)節(jié)時鐘頻率，感受“掃描”的過程，并觀察字符亮度和顯示刷新的效果。2、模塊如下圖所示：

d[3..0]：4位寬輸入信號，數(shù)值可由4個撥碼開關(guān)送入。

clk:掃描時鐘信號，控制8個數(shù)碼管循環(huán)掃描頻率。

rst：復(fù)位信號。

a_to_dp[7..0]：8位寬段選信號，控制8段數(shù)碼管的8個段。

sel[2..0]：3位寬位選信號，控制8個數(shù)碼管的選通?！卷?xiàng)目7-3】8段數(shù)碼管動態(tài)顯示十六進(jìn)制數(shù)字3、利用FPGA產(chǎn)生位選信號和段選信號

FPGA數(shù)碼管驅(qū)動控制電路數(shù)碼管abcdefgdpSEL2SEL1SEL05個撥碼開關(guān)時鐘4.Verilgohdl設(shè)計實(shí)現(xiàn)modulexianshi(d,clk,rst,a_to_dp,sel);input[3:0]d;inputclk,rst;outputreg[7:0]a_to_dp;outputreg[2:0]sel;always@(d)//字形編碼case(d)0:a_to_dp=8'b11111100;1:a_to_dp=8'b01100000;2:a_to_dp=8'b11011010;3:a_to_dp=8'b11110010;4:a_to_dp=8'b01100110;5:a_to_dp=8'b10110110;6:a_to_dp=8'b10111110;7:a_to_dp=8'b11100000;8:a_to_dp=8'b11111110;9:a_to_dp=8'b11110110;'hA:a_to_dp=8'b11101110;'hb:a_to_dp=8'b00111110;'hC:a_to_dp=8'b10011100;'hd:a_to_dp=8'b01111010;'hE:a_to_dp=8'b10011110;'hF:a_to_dp=8'b10001110;default:a_to_dp=8'b0;endcasealways@(posedgeclk,posedgerst)//掃描驅(qū)動if(rst)sel=0;elsesel=sel+1;endmodule5、引腳分配clkrstd[3]d[2]d[1]d[0]clka_to_dp[7]a_to_dp[6]sel[2]sel[1]sel[0]a_to_dp[5]a_to_dp[4]a_to_dp[3]a_to_dp[2]a_to_dp[1]a_to_dp[0]注意：1、FPGA未使用的引腳一定要設(shè)為三態(tài)。2、引腳分配完成或做過修改后，一定要全編譯。3、硬件連線時，一定要注意信號名。技能實(shí)訓(xùn)【項(xiàng)目7-11】數(shù)碼管滾動顯示電話號碼

一、設(shè)計任務(wù)

用8個數(shù)碼管滾動顯示自己的電話號碼，如123-456-78900。二、設(shè)計步驟1.分析題意，畫出FPGA與輸入接口和輸出接口示意圖，撥碼開關(guān)作為復(fù)位信號，如圖7-95所示。圖7-95FPGA與外圍模塊連接圖2.設(shè)計FPGA滾動顯示電話號碼驅(qū)動控制電路，分析電路內(nèi)部所需的基本子模塊，以及它們的連接。粗略畫出各子模塊連接圖，如圖7-96所示。圖7-96各子模塊連接圖3.給每個子模塊定義輸入信號名和輸出信號名，如圖7-97～7-99所示。hift_array模塊為循環(huán)移位寄存器，存放的是電話號碼；mux8_1模塊為八選一數(shù)據(jù)選擇器；xianshi模塊為數(shù)碼管顯示。接著找到相應(yīng)的邏輯關(guān)系，并用Veriloghdl描述每個子模塊。4.每個子模塊設(shè)計完成后，可以全編譯并進(jìn)行仿真，驗(yàn)證各子模塊邏輯關(guān)系的正確性。5.將各個子模塊連接成頂層模塊，如圖7-100所示。圖7-100滾動電話號碼頂層原理圖

6.全編譯并進(jìn)行仿真，驗(yàn)證頂層模塊輸入信號和輸出信號邏輯關(guān)系的正確性，如圖7-101所示。sel分別為0,1,2,3,4,5,6,7，代表從右往左第一個數(shù)碼管到第八個數(shù)碼管，對應(yīng)數(shù)碼管分別顯示“-654-321”。圖7-101滾動顯示電話號碼功能仿真圖7.分配引腳并下載，進(jìn)行硬件測試。clk1為移位時鐘信號，控制每位數(shù)字在數(shù)碼管上的移位，頻率越大，移位越快；clk2為數(shù)碼管掃描時鐘頻率，通常clk1的頻率要遠(yuǎn)低于clk2的頻率，這里clk1頻率選擇2Hz，clk2頻率選擇1MHz。一、實(shí)驗(yàn)要求：1、掌握16*16LED點(diǎn)陣結(jié)構(gòu)圖。2、實(shí)驗(yàn)a：設(shè)計點(diǎn)陣驅(qū)動電路，在點(diǎn)陣上實(shí)現(xiàn)字符“人”

的顯示，如圖1所示。3、實(shí)驗(yàn)b：實(shí)現(xiàn)點(diǎn)陣動態(tài)點(diǎn)亮，點(diǎn)亮方式為：從第1列到第16列，每一列由上而下依次點(diǎn)亮，最后一列全亮后，再從

第一列由上而下依次熄滅。7.2.316*16點(diǎn)陣控制電路設(shè)計

圖1點(diǎn)陣顯示字符“人”圖2(a)公交站臺點(diǎn)陣顯示屏圖2(c)移動營業(yè)廳點(diǎn)陣顯示屏圖2(b)信息亭點(diǎn)陣顯示屏二、實(shí)驗(yàn)過程：1、16*16LED點(diǎn)陣結(jié)構(gòu)圖

實(shí)物圖如圖3所示：

列選信號SEL3~0行驅(qū)動信號L15~0圖3點(diǎn)陣實(shí)物圖

結(jié)構(gòu)圖如圖4所示：

說明：16*16LED陣列中，每一行16個LED燈正極接相對應(yīng)的行驅(qū)動信號L0~L15，每一列16個LED燈負(fù)極接相對應(yīng)的列驅(qū)動信號Y0~Y15,只有當(dāng)行驅(qū)動信號接高電平，列驅(qū)動信號接低電平，LED才發(fā)光。SEL3SEL2SEL1SEL0Y15Y14Y13Y12Y11Y10Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0000011111111111111100001111111111111110100101111111111111011001111111111111101110100111111111110111101011111111111011111011011111111101111110111111111110111111110001111111011111111100111111101111111111010111110111111111110111111011111111111110011101111111111111101110111111111111111101011111111111111111101111111111111112、利用FPGA產(chǎn)生點(diǎn)陣列選信號和行驅(qū)動信號

FPGA驅(qū)動控制電路16*16LEDL0L1L2L3L4L5L6L7L8L9L10L11L12L13L14L15SEL3SEL2SEL1SEL0

3、QuartusII設(shè)計實(shí)現(xiàn)點(diǎn)陣驅(qū)動控制電路

第一步：確定主模塊名，輸入信號，輸出信號模塊名：dot1輸入信號：clk，列掃描時鐘，100kHz，接外部時鐘源rst，復(fù)位信號，接撥碼開關(guān)輸出信號：l[15..0]，行驅(qū)動信號，接點(diǎn)陣L15~L0端

sel[3..0]，列選信號，接點(diǎn)陣SEL3~SEL0端實(shí)驗(yàn)a：設(shè)計點(diǎn)陣驅(qū)動電路，在點(diǎn)陣上實(shí)現(xiàn)字符“人”的顯示.

第二步：確定輸入信號，輸出信號之間的關(guān)系clk—sel關(guān)系：always@(posedgeclk)if(rst)sel=0;elsesel=sel+1;sel—l關(guān)系：sel[3..0]l[0..15]4’b000016’b00000000000010004’b000116’b00000000000010004’b001016’b00000000000110004’b001116’b00000000000110004’b010016’b00000000001100004’b010116’b00000000011000004’b011016’b00000000110000004’b011116’b01111111100000004’b100016’b01111111100000004’b100116’b00000000110000004’b101016’b00000000011000004’b101116’b00000000001100004’b110016’b00000000000110004’b110116’b00000000000110004’b111016’b00000000000010004’b111116’b0000000000001000

第三步：用quartusII軟件進(jìn)行模塊dot1的設(shè)計

①雙擊桌面上QuartusII9.1的圖標(biāo)，啟動QuartusII9.1軟件②新建工程③輸入設(shè)計文件④設(shè)置不用的引腳⑤指定芯片的管腳⑥全編譯⑦仿真⑧下載硬件測試

實(shí)驗(yàn)a：設(shè)計點(diǎn)陣驅(qū)動電路，在點(diǎn)陣上實(shí)現(xiàn)字符“人”的顯示.4、實(shí)驗(yàn)結(jié)果分析(1)觀察列掃描時鐘信號clk，頻率選取1Hz,10Hz,50Hz,500Hz,1kHz,........等時，點(diǎn)陣顯示結(jié)果有什么不同？(2)點(diǎn)陣驅(qū)動和數(shù)碼管驅(qū)動原理是否一樣？(3)思考日常生活中點(diǎn)陣顯示屏顯示特點(diǎn)。(4)按照實(shí)驗(yàn)a設(shè)計方法，思考實(shí)驗(yàn)b設(shè)計思路。5、實(shí)現(xiàn)點(diǎn)陣動態(tài)點(diǎn)亮，點(diǎn)亮方式為：從第1列到第16列，每一列由上而下依次點(diǎn)亮，最后一列全亮后，再從第一列由上而下依次熄滅。

一、實(shí)驗(yàn)要求1、設(shè)計點(diǎn)陣驅(qū)動電路，在點(diǎn)陣上實(shí)現(xiàn)字符“人”的動態(tài)顯示。2、設(shè)計點(diǎn)陣驅(qū)動電路，在點(diǎn)陣上實(shí)現(xiàn)字符“1234”的循環(huán)左移顯示。3、完成實(shí)驗(yàn)報告。

演示1

演示2技能實(shí)訓(xùn)二、設(shè)計思路1、電路劃分與模塊設(shè)計

分析實(shí)驗(yàn)要求，畫出電路結(jié)構(gòu)圖（流程圖，MDS圖，狀態(tài)轉(zhuǎn)移圖等），分別進(jìn)行模塊設(shè)計。2、QuartusII進(jìn)行點(diǎn)陣驅(qū)動電路設(shè)計①雙擊桌面上QuartusII9.1的圖標(biāo)，啟動QuartusII9.1軟件②新建工程③新建設(shè)計文件④設(shè)置不用的引腳⑤指定芯片的管腳⑥全編譯⑦仿真⑧下載硬件測試

三、設(shè)計過程

1、16*16LED點(diǎn)陣結(jié)構(gòu)圖

實(shí)物圖如圖1所示：

列選信號SEL3~0行驅(qū)動信號L15~0圖1點(diǎn)陣實(shí)物圖

結(jié)構(gòu)圖如圖4所示：

說明：16*16LED陣列中，每一行16個LED燈正極接相對應(yīng)的行驅(qū)動信號L0~L15，每一列16個LED燈負(fù)極接相對應(yīng)的列驅(qū)動信號Y0~Y15,只有當(dāng)行驅(qū)動信號接高電平，列驅(qū)動信號接低電平，LED才發(fā)光。SEL3SEL2SEL1SEL0Y15Y14Y13Y12Y11Y10Y9Y8Y7Y6Y5Y4Y3Y2Y1Y000001111111111111110000111111111111111010010111111111111101100111111111111110111010011111111111011110101111111111101111101101111111110111111011111111111011111111000111111101111111110011111110111111111101011111011111111111011111101111111111111001110111111111111110111011111111111111110101111111111111111110111111111111111

2、利用FPGA產(chǎn)生點(diǎn)陣列選信號和行驅(qū)動信號

FPGA驅(qū)動控制電路16*16LEDL0L1L2L3L4L5L6L7L8L9L10L11L12L13L14L15SEL3SEL2SEL1SEL03、電路結(jié)構(gòu)圖

地址產(chǎn)生器ROM移位寄存器晶陣顯示控制器

4、

QuartusII進(jìn)行點(diǎn)陣驅(qū)動電路各部分設(shè)計

地址產(chǎn)生器——模64計數(shù)器參數(shù)化的ROM模塊生成，參照第四章相關(guān)知識

移位寄存器——循環(huán)左移晶陣顯示控制器

5、實(shí)驗(yàn)結(jié)果分析(1)軟硬件錯誤分析？(2)點(diǎn)陣驅(qū)動和數(shù)碼管驅(qū)動原理是否一樣？(3)思考日常生活中點(diǎn)陣顯示屏顯示特點(diǎn)。7.3.5巴克碼發(fā)生器和檢測器的設(shè)計一、實(shí)驗(yàn)要求：1、設(shè)計并實(shí)現(xiàn)一個8位巴克碼（01110010）發(fā)生器。2、設(shè)計一個七位巴克碼（1110010）檢測器，當(dāng)識別到該碼元時，LED燈亮，并且數(shù)碼管動態(tài)顯示輸入的一串序列。7.2.4矩陣鍵盤控制接口設(shè)計

一、實(shí)驗(yàn)要求：1、了解4*8矩陣鍵盤原理圖。2、將鍵盤上的按鍵在17段“米”字型數(shù)碼管上顯示出來。scan_cnt[4..0]SEL[2..0]KIN[3..0]對應(yīng)的按鍵按鍵輸出顯示0000000011100000001000110166000100001011LASTL000110000111CTRLC0010000111101100101001110177001100011011STEPS001110010111EMPTY101000010111022010010101101REGR010100101011CC010110100111EMPTY201100011111033011010111101EXECE011100111011DDscan_cnt[4..0]SEL[2..0]KIN[3..0]對應(yīng)的按鍵按鍵輸出顯示011110110111EMPTY3100001001110MEMM10001100110188100101001011EE100111000111EMPTY4101001011110ESCE10101101110199101101011011FF101111010111SHIFTS11000110111044110011101101AA110101101011NEXTN110111100111NONE11100111111055111011111101BB111101111011ENTERE111111110111NONE7.3.10樂曲演奏電路實(shí)驗(yàn)要求：演奏的樂曲選擇《梁祝》片段，其曲譜如下：設(shè)計要求：①讀懂樂譜；②用頻率的高低控制音調(diào)的高低，脈沖個數(shù)控制音的長短；讀懂樂譜組成樂曲的每個音符的頻率值（音調(diào)）及其持續(xù)時間（音長）是樂曲能連續(xù)演奏所需要的兩個基本數(shù)據(jù)，因此，只要控制輸出到揚(yáng)聲器的激勵信號的頻率的高低和持續(xù)時間的長短，就可以使揚(yáng)聲器發(fā)出連續(xù)的樂曲聲。（1）音調(diào)

基本符號：

寫法：1234567i讀法：DoReMiFaSolLaSiDo為了標(biāo)記更高或更低的音，則在基本符號的上面或下面加上小圓點(diǎn)。在簡譜中，不帶點(diǎn)的基本符號叫做中音;在基本符號上面加上一個點(diǎn)叫高音;加兩個點(diǎn)叫倍高音;加三個點(diǎn)叫超高音;在基本符號下面加一個點(diǎn)叫低音;加兩個點(diǎn)叫倍低音;加三個點(diǎn)叫超低音。低音19557中音14777高音12389285122425722128376083379831896471804357941790563785318951594656826284161420750627253171266如果基準(zhǔn)頻率選擇5MHZ，上表為基于2.5MHZ，各個音調(diào)對應(yīng)的分頻比。（2）音長簡譜中，音的長短是在基本音符的基礎(chǔ)上加短橫線、附點(diǎn)