EDA技術(shù)及應(yīng)用-基于FPGA的電子系統(tǒng)設(shè)計：Quartus II集成開發(fā)工具

QuartusII集成開發(fā)工具QuartusII是Altera公司提供的EDA設(shè)計工具。作為當(dāng)今業(yè)界最優(yōu)秀的EDA設(shè)計工具之一，該工具軟件為Altera公司的器件能達(dá)到最高性能和集成度提供了保證。QuartusII系統(tǒng)提供了一種與結(jié)構(gòu)無關(guān)的設(shè)計環(huán)境，它使得Altera通用可編程邏輯器件的設(shè)計者能方便地進(jìn)行設(shè)計輸入、快速處理和器件編程。QuartusII是Altera的FPGA/CPLD集成開發(fā)軟件，具有完善的可視化設(shè)計環(huán)境，并具有標(biāo)準(zhǔn)的EDA工具接口，基于QuartusII進(jìn)行EDA設(shè)計開發(fā)的流程圖如圖1所示，包括以下步驟。

（1）設(shè)計輸入：包括原理圖輸入、HDL文本輸入、EDIF網(wǎng)表輸入及波形輸入等幾種方式。

（2）編譯：先根據(jù)設(shè)計要求設(shè)定編譯方式和編譯策略，如器件的選擇、邏輯綜合方式的選擇等。然后根據(jù)設(shè)定的參數(shù)和策略，對設(shè)計項目進(jìn)行網(wǎng)表提取、邏輯綜合、器件適配，并產(chǎn)生報告文件、延時信息文件及編程文件，供分析、仿真和編程使用。

（3）仿真：包括功能仿真、時序仿真和定時分析，用以驗證設(shè)計項目的邏輯功能和時序關(guān)系是否正確。

（4）編程與驗證：用得到的編程文件通過編程電纜配置PLD，加入實際激勵，進(jìn)行在線測試。

在設(shè)計過程中，如果出現(xiàn)錯誤，則需要重新回到設(shè)計輸入階段，在改正錯誤或調(diào)整電路后重復(fù)上述過程?；赒uartusII進(jìn)行EDA設(shè)計開發(fā)的流程

4.1QuartusII軟件的圖形用戶界面（GUI）QuartusII軟件界面

在QuartusII軟件界面，有6個窗口，可以通過在菜單View->UtilityWindows中進(jìn)行顯示和隱藏切換。1.ProjectNavigator窗口Navigator窗口包括三個可以相互切換的標(biāo)簽，其中“Hierarchy”標(biāo)簽提供了邏輯單元、寄存器以及存儲器位資源使用等信息；“Files”和“DesignUnits”標(biāo)簽提供了工程文件和設(shè)計單元的列表。2.Status窗口Status窗口顯示編譯各階段的進(jìn)度和逝去時間。3.Finder窗口NodeFinder窗口允許設(shè)計者查看存儲在工程數(shù)據(jù)庫中的任何節(jié)點名。4.Messages窗口Messages窗口提供了詳細(xì)的編譯報告、警告和錯誤信息。設(shè)計者可以根據(jù)某個消息定位到QuartusII軟件不同窗口中的一個節(jié)點。5.ChangeManager窗口ChangeManager窗口可以跟蹤在ChipEditor中對設(shè)計文件進(jìn)行的變更消息。6.TclConsole窗口TclConsole窗口在圖形用戶界面中提供了一個可以輸入Tcl命令或執(zhí)行Tcl腳本文件的控制臺。4.2基于QuartusII軟件進(jìn)行EDA設(shè)計開發(fā)流程①雙擊桌面上

QuartusII9.1的圖標(biāo)，啟動

QuartusII9.1軟件

②新建工程

③設(shè)置不用的引腳

④輸入設(shè)計文件⑤全編譯

⑥指定芯片的管腳

⑦全編譯

⑧仿真

下載硬件測試1、新建項目QuartusII只對項目進(jìn)行編譯、綜合、下載編程。創(chuàng)建項目中主要完成以下步驟：

（1）生成一個新的項目文件；

（2）將設(shè)計文件加入新項目；

（3）指定項目所針對的目標(biāo)器件；

（4）指定第三方EDA軟件。

注意：(1)設(shè)計文件如果在生成項目文件時沒有，需要在后續(xù)工作中完成。(2)可以根據(jù)需要適當(dāng)?shù)闹付ǖ谌紼DA軟件，沒有要求可使用QuartusII自帶工具。（1）點擊“Next”進(jìn)入項目創(chuàng)建步驟一，生成項目存放路徑、項目名、頂層實體名，如圖所示。注意：工程名和頂層實體名必須相同。生成項目路徑、項目名和頂層實體名添加文件2、設(shè)置不用的引腳

選擇菜單“Assignments”->“Settings”，如圖所示將不使用的引腳設(shè)為三態(tài)輸入，以防帶電燒毀3、新建文件

選擇菜單“File”->“New，如下圖所示，在彈出的對話框中，設(shè)計人員可以選擇需要創(chuàng)建的文件類型，常用的文件創(chuàng)建類型有原理圖文件（BlockDiagrams/Schematics），硬件描述語言文件（如Veriloghdl，VHDL,AHDL等）,還有“OtherFiles”標(biāo)簽下的矢量波形文件（VectorWaveFormFile）。下面以4位全加器為例，先介紹原理圖設(shè)計方式。1、原理圖設(shè)計方式實現(xiàn)4位全加器（1）1位半加器設(shè)計

選擇“BlockDiagrams/SchematicsFile”后，單擊OK按鈕進(jìn)入編輯界面，如圖所示。

在圖形編輯工作區(qū)域雙擊鼠標(biāo)左鍵或單擊符號工具，彈出元器件符號選擇對話框，如下圖所示。宏功能函數(shù)(megafunctions)庫中包含很多種可直接使用的參數(shù)化模塊，基本單元符號(Primitives)庫中包含所有Altera公司的基本單元，其他庫(Others)中包含與MAX+PLUSII兼容的所有中規(guī)模器件，如常用的74系列符號。

在“Primitives”中，選擇“l(fā)ogic”子庫中的異或門（xor）和兩輸入與門（and2），兩個輸入引腳和兩個輸出引腳，相互連接構(gòu)成1位半加器，如下圖所示。1位半加器原理圖

將設(shè)計好的半加器原理圖保存于已建的項目目錄F:\my_project\adder4下，文件名為half_adder.bdf。

在打開半加器原理圖的情況下，選擇菜單File→Create/Update→CerateSymbolFileForCurrentFile項，即可將當(dāng)前文件half_adder.bdf變成一個元件模塊符號存盤，等待在1位全加器的設(shè)計中調(diào)用。如下圖所示。（2）1位全加器設(shè)計

選擇菜單File->New，在彈出的對話框中選擇BlockDiagrams/SchematicsFile類型，打開一個新的原理圖編輯窗口。在編輯窗口雙擊鼠標(biāo)，彈出Symbol窗口，圖中，除了QuartusII軟件自帶的元器件外，上步中生成的half_adder半加器模塊也在可調(diào)用庫元件列表中。

在原理圖中調(diào)入半加器、或門（or2）、輸入引腳、輸出引腳，將這些元件進(jìn)行連接，構(gòu)成1位全加器，如圖所示，將設(shè)計好的全加器保存為full_adder.bdf，保存在項目目錄F:\my_project\adder4下。

在打開1位全加器原理圖的情況下，選擇菜單File→Create/Update→CerateSymbolFileForCurrentFile項，即可將當(dāng)前文件full_adder.bdf變成一個元件模塊符號存盤，等待在4位全加器的設(shè)計中調(diào)用。如圖所示。（3）4位全加器原理圖設(shè)計

選擇菜單File->New，在彈出的對話框中選擇BlockDiagrams/SchematicsFile類型，打開一個新的原理圖編輯窗口。在編輯窗口雙擊鼠標(biāo)，彈出Symbol窗口，除了QuartusII軟件自帶的元器件外，上步中生成的full_adder全加器模塊也在可調(diào)用庫元件列表中。

在原理圖中調(diào)入4個1位全加器、輸入引腳、輸出引腳，將這些元件進(jìn)行連接，構(gòu)成4位全加器，如圖所示，將設(shè)計好的全加器保存為adder4.bdf，保存在項目目錄F:\my_project\adder4下。4、設(shè)計項目的編譯QuartusII編譯器主要完成設(shè)計項目的檢查和邏輯綜合，將項目最終設(shè)計結(jié)果生成器件的下載文件，并為模擬和編程產(chǎn)生輸出文件。QuartusII編譯器的典型工作流程如圖所示。

在QuartusII軟件中選擇菜單Processing->ComplierTool項，則出現(xiàn)QuartusII編譯窗口，如圖所示，圖中標(biāo)出了全編譯過程中各個模塊的功能。下表給出了QuartusII編譯過程中各個功能模塊的簡單功能描述，同時給出了對應(yīng)功能模塊的可執(zhí)行命令文件。啟動編譯器QuartusII軟件的編譯器包括多個獨立的模塊，如圖所示，各模塊可以單獨運行，也可以選擇菜單Processing->StartCompilation或者工具欄啟動全譯過程。

對于4位全加器，通過3個原理圖設(shè)計文件實現(xiàn)，分別為half_adder.bdf,full_adder.bdf,adder4.bdf,并且都放在項目目錄F:\my_project\adder4下，由于QuartusII軟件的編譯器是對項目進(jìn)行編譯，項目代表了一個電路系統(tǒng)實體，所以頂層實體名必須和項目名一致，頂層實體是由頂層文件實現(xiàn)的，所以頂層實體名和頂層文件名也要一致，在上述三個文件中，哪個是頂層文件？哪些個又是子文件呢?很明顯，在通過原理圖設(shè)計過程中，4位全加器設(shè)計文件（adder4.bdf）屬于頂層文件，該文件中調(diào)用了4個1位全加器（full_adder.bdf），1位全加器又調(diào)用了1位半加器（half_adder.bdf），

在項目導(dǎo)航視圖窗口，“Files”標(biāo)簽下右擊adder4.bdf，選擇“SetasTop-levelEntity”,這時“Hierarchy”標(biāo)簽下顯示的頂層實體名就和該頂層文件名一致。

單擊工具欄

進(jìn)行全編譯，在編譯過程中，狀態(tài)窗口和消息窗口會自動顯示出來。在狀態(tài)窗口中將顯示全編譯過程中各個模塊和整個編譯進(jìn)程的進(jìn)度以及所用的時間，在消息窗口中將顯示編譯過程中的信息，如圖所示。最后的編譯結(jié)果在編譯報告中顯示出來，整個編譯過程在后臺完成。狀態(tài)窗口報告窗口消息窗口

在編譯過程中如果出現(xiàn)設(shè)計上的錯誤，可以在消息窗口中選擇錯誤信息，在錯誤信息上雙擊鼠標(biāo)左鍵，或點擊鼠標(biāo)右鍵，從彈出的右鍵菜單中選擇“LocateinDesignFile”,可以在設(shè)計文件中定位錯誤所在的地方，在右鍵菜單中選擇“Help”，可以查看錯誤信息的幫助，修改所有錯誤，直到全編譯成功為止。

如果要查看綜合結(jié)果，可以選擇Tools->NetlistViewers->RTLViewer；如果要查看Fitter（適配）結(jié)果，可以選擇Assignments->TimingClosureFloorplan或Chipplanner。5、設(shè)計項目的仿真驗證

完成了設(shè)計項目的輸入、綜合以及布局布線等步驟后，還需要使用EDA仿真工具或QuartusII仿真器進(jìn)行設(shè)計的功能與時序仿真。功能仿真只檢驗設(shè)計項目的邏輯功能，時序仿真則將延時信息也考慮在內(nèi)，更符合系統(tǒng)的實際工作情況。仿真時，應(yīng)設(shè)定仿真類型（功能仿真或時序仿真）和矢量激勵源等。矢量激勵源可以是矢量波形文件（*.vwf，VectorWaveformFile）、文本矢量文件（*.vec，VectorFile）、矢量表輸出文件（*.tbl）或功率輸入文件（*.pwf）等，也可以通過Tcl腳本窗口來輸入矢量激勵源。其中，*.vwf文件是QuartusII中最主要的波形文件。下面著重介紹以矢量波形文件（*.vwf）作為激勵源進(jìn)行仿真的步驟。打開波形編輯器

選擇菜單File->New，在New窗口中選擇OtherFiles標(biāo)簽下的VectorWaveformFile選項，單擊OK按鈕，即出現(xiàn)如圖所示的波形編輯窗口。輸入信號節(jié)點

在波形編輯窗口中，分左、中、右三欄，左欄為波形工具欄，給激勵源設(shè)置波形，中間一欄顯示信號節(jié)點名和光標(biāo)值，右欄為波形顯示欄。在中間一欄空白處雙擊鼠標(biāo)左鍵，彈出信號節(jié)點查找框，如圖所示。

點擊NodeFinder按鈕，彈出“NodeFinder”界面，從“Filter”列表中選擇“Pins:all”，在“Named”欄中鍵入“*”，然后單擊List按鈕，則在“NodesFound”欄將列出設(shè)計中的所有節(jié)點名，可以通過移進(jìn)/移出按鈕，對指定的節(jié)點號進(jìn)行操作，移進(jìn)/移出“SelectedNotes”,如圖所示。編輯輸入信號波形

點擊“OK”按鈕，進(jìn)入波形編輯窗口，通過波形編輯工具條，編輯各輸入信號的激勵波形，如圖所示。選中輸入端口號，利用工具條上相應(yīng)的工具給輸入信號賦值。工具條上相應(yīng)工具作用如圖所示。工具條上相應(yīng)工具作用如圖所示。QuartusII軟件的波形編輯器默認(rèn)的仿真結(jié)束時間為1μs，通過選擇“Edit/EndTime”命令，在“Time”框內(nèi)修改仿真結(jié)束時間，單位可以是s、ms、μs、ns、ps。波形編輯工具：可以改變波形的高低電平值?？s放工具：單擊該工具是放大狀態(tài)，shift和該工具一起使用是縮小狀態(tài)。計數(shù)值工具：給信號設(shè)置計數(shù)起始值，終止值，值的進(jìn)制表示方式，起始時間，終止時間，步長值等。時鐘工具：該工具主要用于時序電路里給時鐘信號設(shè)置仿真起始時間，終止時間，周期，位移量，占空比等。在設(shè)置時鐘之前，一般需要在“Edit/EndTime”菜單下先設(shè)定仿真結(jié)束時間。任意固定值工具：單擊該工具，可以給信號設(shè)置不同時間段的信號值。任意值工具：單擊該工具，信號波形由QuartusII軟件的波形編輯器自動生成隨機(jī)波形。以4位全加器仿真為例，給輸入信號a,b,cin分別設(shè)置波形，步驟如下，設(shè)置波形如圖所示。選擇“Edit/EndTime”命令，設(shè)置仿真結(jié)束時間為40ns;選擇信號a,點擊任意固定值工具，10ns區(qū)間a取值為5,10ns-20ns區(qū)間取值為10,20ns-30ns區(qū)間取值為13。選擇信號b，點擊計數(shù)值工具，得到b在40ns區(qū)間的計數(shù)值。選擇信號cin,單擊波形編輯工具，在區(qū)間10ns-30ns之間拖動，電平變?yōu)楦唠娖健?/p>

波形設(shè)置完成后，保存該矢量波形文件為adder4.vwf，保存路徑在項目目錄F:\my_project\adder4下。仿真器參數(shù)設(shè)置

選擇Processing—>SimulatorTool項，在彈出的對話框中選擇仿真模式，仿真模式有功能仿真（Functional）和時序仿真（Timing）兩種。下面分別進(jìn)行這兩種仿真，觀察下他們之間的區(qū)別。

如圖所示，SimulationMode選擇Functional，Simulationinput選擇adder4.vwf，點擊GenerateFunctionalSimulationNetlist按鈕（在功能仿真之前，要先生成功能仿真所需的網(wǎng)表文件），網(wǎng)表文件生成成功后，點擊start按鈕，開始進(jìn)行仿真，打開Report按鈕，查看仿真結(jié)果。觀察仿真結(jié)果

4位全加器功能仿真結(jié)果如圖1所示，時序仿真結(jié)果如圖2所示。從圖中可以看出，功能仿真是沒有任何延時信息的，只是邏輯功能的驗證，而時序仿真圖，不同的輸入數(shù)據(jù)得到的輸出結(jié)果都會發(fā)生延時，并且輸出信號sum發(fā)生了毛刺現(xiàn)象，這是因為輸入信號a，b，cin，通過不同的門結(jié)構(gòu)后，門延遲和線延遲不一樣所致。一般組合電路時序仿真時容易出現(xiàn)競爭冒險，即所謂的毛刺現(xiàn)象。圖1功能仿真圖2時序仿真引腳分配

在前面選擇好一個合適的目標(biāo)器件，完成設(shè)計的分析綜合過程，得到工程的數(shù)據(jù)庫文件以后，需要對設(shè)計中的輸入/輸出引腳指定具體的器件引腳號，指定引腳號稱為引腳分配或引腳鎖定。引腳分配的操作步驟如下：（1）選擇菜單Assignments->Pins或Assignments->PinPlanner命令，彈出如圖所示的引腳分配界面。

位于引腳分配界面的圖像描述了所選擇芯片封裝的頂視圖。在該窗口中，盡管有大量信息是可用的，但是對于引腳分配，沒有必要查看這些細(xì)節(jié)信息。

位于引腳分配界面中下方表格列出了設(shè)計中所用到的所有輸入、輸出引腳。用鼠標(biāo)左鍵雙擊“Location”單元，從下拉框中可以指定目標(biāo)器件的引腳號。

完成所有設(shè)計中引腳的指定后，要重新對項目進(jìn)行編譯。器件編程下載

使用QuartusII軟件成功編譯設(shè)計工程之后，就可以對Altera器件進(jìn)行編程或配置。QuartusII編譯器的Assembler模塊自動將適配過程的器件、邏輯單元和引腳分配信息轉(zhuǎn)換為器件的編程圖像，并將這些圖像以目標(biāo)器件的編程器堆箱文件（.pof）或SRAM對象文件（.sof）的形式保存為編程文件。QuartusII軟件的編程器（Programmer）使用該文件對器件進(jìn)行編程配置。Altera編程器硬件包括MasterBlaster、ByteBlasterMV、ByteBlasterII、USB-Blaster和EthernetBlaster下載電纜。MasterBlaster電纜既可以用于串口也可以用于USB口，ByteBlasterMV電纜用于并口，USB-Blaster電纜使用USB口，EthernetBlaster電纜使用Ethernet網(wǎng)口，ByteBlasterII電纜使用并口。

對器件編程按一下步驟進(jìn)行。選擇菜單Tools->Programmer命令，打開下載窗口，如圖所示。練習(xí)題：

基于QuartusII軟件，用D觸發(fā)器設(shè)計一個2分頻電路，并做波形仿真。在此基礎(chǔ)上，設(shè)計一個4分頻和8分頻電路，做波形仿真。參考設(shè)計如下：圖1所示為2分頻電路圖，其功能仿真波形如圖2所示。4.3基于宏功能模塊的設(shè)計

Megafunction庫是Altera提供的參數(shù)化模塊庫。從功能上看，可以把Megafunction庫中的元器件分為：算術(shù)運算模塊（arithmetic）邏輯門模塊（gates）儲存模塊（storage）IO模塊（I/O）4.3.1Megafunctions1．算術(shù)運算模塊庫（arithmetic）參數(shù)化除法器（lpm_divide）應(yīng)用舉例8位有符號除法器電路參數(shù)化除法器（lpm_divide）應(yīng)用舉例生成文件類型和文件名設(shè)置輸入數(shù)據(jù)線寬度及類型設(shè)置流水線、優(yōu)化、余數(shù)表示方式設(shè)置生成文件8位有符號除法器電路余數(shù)始終以正數(shù)形式表示的功能仿真波形余數(shù)非始終以正數(shù)形式表示的功能仿真波形2．邏輯門庫（gates）補(bǔ)碼轉(zhuǎn)換為幅度碼的電路lpm_constant（參數(shù)化常量模塊）應(yīng)用舉例lpm_constant參數(shù)設(shè)置轉(zhuǎn)換電路波形仿真

參數(shù)化鎖相環(huán)宏模塊altpll以輸入時鐘信號作為參考信號實現(xiàn)鎖相，從而輸出若干個同步倍頻或者分頻的片內(nèi)時鐘信號。與直接來自片外的時鐘相比，片內(nèi)時鐘可以減少時鐘延遲，減小片外干擾，還可改善時鐘的建立時間和保持時間，是系統(tǒng)穩(wěn)定工作的保證。不同系列的芯片對鎖相環(huán)的支持程度不同，但是基本的參數(shù)設(shè)置大致相同，下面便舉例說明altpll的應(yīng)用。實驗要求：基于QuartusⅡ軟件，用altpll鎖相環(huán)模塊實現(xiàn)倍頻和分頻并仿真。3.I/O模塊庫（I/O）（1）輸入altpll宏功能模塊選擇芯片和設(shè)置參考時鐘

鎖相環(huán)控制信號設(shè)置

輸入時鐘設(shè)置

（2）編譯和仿真鎖相環(huán)電路功能仿真波形

ROM（ReadOnlyMemory，只讀存儲器）是存儲器的一種，利用FPGA可以實現(xiàn)ROM的功能，但其不是真正意義上的ROM，因為FPGA器件在掉電后，其內(nèi)部的所有信息都會丟失，再次工作時需要重新配置。QuartusII提供的參數(shù)化ROM是lpm_rom，下面用一個乘法器的例子來說明它的使用方法，這個例子使用lpm_rom構(gòu)成一個4位×4位的無符號數(shù)乘法器，利用查表方法完成乘法功能。4.存儲器庫（storge）用rom模塊實現(xiàn)4×4無符號數(shù)乘法器實驗要求：基于QuartusⅡ，用rom模塊采取查表方式實現(xiàn)4×4無符號數(shù)乘法器并仿真。數(shù)據(jù)線、地址線寬度設(shè)置

控制端口設(shè)置

添加.mif文件mif文件的生成。ROM存儲器的內(nèi)容存儲在*.mif文件中（本例中取名為mult_rom.mif），本例中生成*.mif文件的更好的方法是編寫MATLAB程序來完成此項任務(wù)，MATLAB程序如下：fid=fopen(‘D:\mult_rom.mif’,’w’);fprintf(fid,’WIDTH=8;\n’);fprintf(fid,’DEPTH=256;\n\n’);fprintf(fid,’ADDRESS_RADIX=UNS;\n’);fprintf(fid,’DATA_RADIX=UNS;\N\N’);fprintf(fid,’CONTENTBEGIN\n’);fori=0:15forj=0:15fprintf(fid,’%d:%d;\n’,i*16+j,i*j);endendfprintf(fid,’END;\n’);fclose(fid);在MATALB環(huán)境下運行上面的程序，即在D盤根目錄下生成mult_rom.mif文件。

如下圖所示是基于ROM實現(xiàn)的4位×4位的無符號數(shù)乘法器電路圖，其參數(shù)設(shè)置為：LPM_WIDTH=8LPM_WIDTHAD=8LPM_FILE=mult_rom.mif仿真結(jié)果

Maxplus2庫主要由74系列數(shù)字集成電路組成，包括時序電路宏模塊和運算電路宏模塊兩大類，其中時序電路宏模塊包括觸發(fā)器、鎖存器、計數(shù)器、分頻器、多路復(fù)用器和移位寄存器，運算電路宏模塊包括邏輯預(yù)算模塊、加法器、減法器、乘法器、絕對值運算器、數(shù)值比較器、編譯碼器和奇偶校驗器。對于這些小規(guī)模的集成電路，在數(shù)字電路課程中有詳細(xì)的介紹。他們的調(diào)入方法和Megafunction庫中的宏模塊是一樣的，只是端口和參數(shù)無法設(shè)置。4.3.2Maxplus2庫計數(shù)器7490設(shè)計舉例

模10計數(shù)器74LS90是異步二－五－十進(jìn)制加法計數(shù)器，它既可以作二進(jìn)制計數(shù)器，又可以作五進(jìn)制和十進(jìn)制加法計數(shù)器。74LS90由四級主從JK觸發(fā)器組成，因而在時鐘脈沖上跳時計數(shù)CLRA(R01)CLRB(R02)SET9A(S91)SET9B(S92)QA(Q0)QB(Q1)QC(Q2)QD(Q3)110X000011X10000XX1110010X0X計數(shù)X0X00XX0X00X八進(jìn)制顯示4.3.3Primitives庫Primitives庫主要由5類模塊組成，分別是緩沖器（buffer）、引腳（pin）、存儲單元（storge）、邏輯門（logic）和其他功能（other）模塊。1.緩沖器庫序號宏模塊名稱功能描述序號宏模塊名稱功能描述1alt_inbuf輸入緩沖器9exp擴(kuò)展緩沖器2alt_iobuf輸入/輸出緩沖器10global全局信號緩沖器3alt_outbuf輸出緩沖器11lcell邏輯單元分配緩沖器4alt_outbuf_tri三態(tài)輸出緩沖器12opndm開漏緩沖器5carry雙端口緩沖器13row_global行全局信號緩沖器6carry_sun進(jìn)位緩沖器14soft軟緩沖器7cascade級聯(lián)緩沖器15tri三態(tài)緩沖器8clkclock參數(shù)化鎖相環(huán)16wire線段緩沖器2.引腳庫序號宏模塊名稱功能描述序號宏模塊名稱功能描述1bidir雙向端口3output輸出端口2input輸入端口

3.存儲單元庫序號宏模塊名稱功能描述1diffD觸發(fā)器2dffe帶時鐘使能的D觸發(fā)器3dffea帶時鐘使能和異步置數(shù)的D觸發(fā)器4dffeas帶時鐘使能和異步/同步置數(shù)的D觸發(fā)器5dlatch帶使能端的D觸發(fā)器6jkffJK觸發(fā)器7jkffe帶時鐘使能的JK觸發(fā)器8latch鎖存器9srffSR觸發(fā)器10srffe帶時鐘使能的SR觸發(fā)器11tffT觸發(fā)器12tff帶時鐘使能的T觸發(fā)器4.邏輯門庫序號宏模塊名稱功能描述序號宏模塊名稱功能描述1and與門7nor