CMOS-模擬集成電路課件-電流源與電流鏡

CMOS模擬集成電路電流源與電流鏡2024/9/232Outline3.1引言3.2MOS電流源3.2.1簡(jiǎn)單電流源3.2.2共源共柵電流源3.3MOS電流鏡3.3.1基本電流鏡3.3.2共源共柵電流鏡3.3.3大擺幅共源共柵電流鏡2024/9/2333.2

MOS電流源NMOS電流源:工作在飽和區(qū)的MOSFET3.2.1簡(jiǎn)單電流源2024/9/2343.2

MOS電流源PMOS電流源:工作在飽和區(qū)的MOSFET3.2.1簡(jiǎn)單電流源2024/9/2353.2

MOS電流源源極負(fù)反饋電阻3.2.2共源共柵電流源2024/9/2363.2

MOS電流源共源共柵

3.2.2共源共柵電流源2024/9/2373.3.1基本電流鏡為了獲得更為精確的電流，電流源的設(shè)計(jì)常常是基于對(duì)電流基準(zhǔn)的復(fù)制，電流鏡就是完成這樣的復(fù)制功能的電路結(jié)構(gòu)。兩個(gè)工作在飽和區(qū)且具有相同柵源電壓的相同晶體管傳輸相同電流，輸出IOUT將復(fù)制參考電流基準(zhǔn)IREF(λ=0)3.3

MOS電流鏡2024/9/238更為通常的情況下，復(fù)制一定比例的電流(λ=0)WegetIOUT與IREF的比值由器件尺寸的比率決定，不受工藝和溫度的影響。設(shè)計(jì)者可以通過(guò)器件的尺寸比來(lái)調(diào)整輸出電流的大小。在λ=0的情況下

！2024/9/239例子:在電流鏡電路的實(shí)際設(shè)計(jì)中，通常采用叉指MOS管，每個(gè)“叉指”的溝道長(zhǎng)度相等，復(fù)制倍數(shù)由叉指數(shù)決定，減小由于漏源區(qū)邊緣擴(kuò)散所產(chǎn)生的誤差，以減小器件的失配造成的電流失配。.如圖每個(gè)叉指的W為5±0.1μm,這樣,M1

和M2的寬為W1＝5±0.1μm,W2＝4(5±0.1)μm我們得到IOUT/IREF=4(5±0.1)/(5±0.1)=4IREFIOUT思考:如果不采用叉指結(jié)構(gòu)，將如何影響電流復(fù)制?2024/9/2310電流鏡分布

電壓分布電流分布2024/9/2311溝道長(zhǎng)度調(diào)制效應(yīng)給電流鏡復(fù)制帶來(lái)了很大的誤差.因此3.3.2共源共柵電流鏡2024/9/2312基于基本電流鏡的共源共柵電流源

為了抑制溝道長(zhǎng)度調(diào)制效應(yīng)，可以采用共源共柵電流源，共柵管可以屏蔽電流復(fù)制的共源管免受VOUT變化影響，但復(fù)制不精確。共源共柵電流鏡使VB=VGS+VY,采用共源共柵結(jié)構(gòu)可以使Vx=VY.

2024/9/2313為了能夠進(jìn)行精確復(fù)制，要保證VY=VX=VGS1，并且要保證所有MOS晶體管處于飽和區(qū)，其輸出節(jié)點(diǎn)處的電壓應(yīng)保證共源共柵電流源占用的輸出裕度共源共柵電流源占用最小的輸出裕度3.3.3大擺幅共源共柵電流鏡2024/9/2314低電壓(大輸出擺幅)共源共柵電流源

如圖所示，所有晶體管處于飽和區(qū),Vb應(yīng)滿(mǎn)足

.得到

，VB

有解所有晶體管處于飽和區(qū)并且采用恰當(dāng)尺寸比確保VGS2=VGS4,if

M2~M3占用最小的電壓裕度(M2加M3的過(guò)驅(qū)動(dòng)電壓),并且允許實(shí)現(xiàn)精確的電流復(fù)制。2024/9/2315如何產(chǎn)生Vb?

設(shè)計(jì)思路:

讓VB

等于(或者稍微大于)VGS0+(VGS1-VTH1),

例1：選擇I1以及器件尺寸，使得M5

的VGS5≈VGS0,并且使M4

和RB

一起產(chǎn)生VDS4＝VGS4-RBI1≈VGS1-VTH1。缺點(diǎn):①M(fèi)0有體效應(yīng)，而M5沒(méi)有②RBI1is不是很難精確控制.

例2：采用M6代替電阻，選擇足夠大尺寸(W/L)6

使得VGS6≈VTH6,因此VB=VGS5+VGS4-VTHM6

缺點(diǎn):雖然電路不需要電阻，但仍然由于體效應(yīng)而存在誤差因此，設(shè)計(jì)時(shí)需要留一些余量.2024/9/2316如何產(chǎn)生Vb?

例3：對(duì)于M0~M3

對(duì)于M4,

這樣,

例4：自偏置

增加R使得

IREFR=VOD，

VGS1=VTHN+VOD

這樣,

VB=VTHN+2