計算機組成原理實驗書

計算機組成與結(jié)構(gòu)實驗指導(dǎo)書

ExperimentalGuideforComputerOrganizationandArchitecture

TEC—4計算機組成原理實驗系統(tǒng)

TEC-4計算機組成原理實驗系統(tǒng)由北京郵電大學(xué)計算機學(xué)院、清華同方教

學(xué)儀器設(shè)備公司、深圳拓普威電子技術(shù)有限公司聯(lián)合研制。它是一個8位計算機

模型實驗系統(tǒng)，可用于大專、本科、碩士研究生計算機組成原理課程、計算機系

統(tǒng)結(jié)構(gòu)課程的教學(xué)實驗，對提高學(xué)生的動手能力、提高學(xué)生對計算機整體和各組

成部分的理解、提高學(xué)生的計算機系統(tǒng)綜合設(shè)計能力都會有很大幫助。

一、TEC—4計算機組成原理實驗系統(tǒng)特點

1.計算機模型簡單、實用，運算器數(shù)據(jù)通路、控制器、控制臺各部分劃分

清晰。

2.計算機模型采用了數(shù)據(jù)總線和指令總線雙總線體制，能夠?qū)崿F(xiàn)流水控制。

3.控制器有微程序控制器或者硬布線控制器兩種類型，每種類型又有流水

和非流水兩種方案。

4.寄存器堆由1片ispLSH016組成，運算器由1片ispLSH024組成，設(shè)

計新穎。

5.實驗臺上包括了1片系統(tǒng)編程芯片ispLSI1032,學(xué)生可用它實現(xiàn)硬布線

控制器。

6.該系統(tǒng)能做運算器組成、雙端口存儲器、數(shù)據(jù)通路、微程序控制器、中

斷、CPU組成與機器指令執(zhí)行、流水微程序控制器、硬布線控制器、流水硬布線

控制器等多種實驗。

7.電源部分采用模塊電源，重量輕，具有抗電源對地短路能力。

8.采用自鎖緊累接接線方式，接線可靠。

二、TEC—4計算機組成原理實驗系統(tǒng)的組成

TEC—4計算機組成原理實驗系統(tǒng)由下述六部分組成:

1.控制臺

2.數(shù)據(jù)通路

3.控制器

4.用戶自選器件試驗區(qū)

5.時序電路

6.電源部分

下面分別對各組成部分予以介紹。

三、電源

電源部分由一個模塊電源、一個電源插座、一個電源開關(guān)和一個紅色指示燈

組成。電源模塊通過四個螺栓安裝在實驗臺下面。它輸出+5V電壓，最大負(fù)載電

流3安培，內(nèi)置自恢復(fù)保險功能，具有抗+5V對地短路能力。電源插座用于接交

流220伏市電，插座內(nèi)裝有保險絲。電源開關(guān)用于接通或者斷開交流220伏市電。

當(dāng)電源模塊輸出+5V時，點亮+5V紅色指示燈。

四、時序發(fā)生器

時序發(fā)生器產(chǎn)生計算機模型所需的時序。時序電路由一個1MHz晶體振蕩

器、2片GAL22V10（U6和U7）組成，位于控制存儲器的右邊。根據(jù)本機設(shè)計,

執(zhí)行一條微指令需要4個時鐘周期Tl、T2、T3、T4,執(zhí)行一條指令通常需要

取指、送操作數(shù)、運算、寫結(jié)果四個節(jié)拍，因此本機的基本時序如下：

.jmLrunLrLnjrunLnjrLrLrurLrLFLrLru-

_o____n____n____n____m_

口LILILILIr"

0\I____n_____II_____r~i

x1rlrnr~ir~i

Ji_________________r

“I_____________________I------1—

圖i基本時序圖

圖中，MF是晶體振蕩器產(chǎn)生的1MHz基本時鐘，Tl、T2、T3、T4是數(shù)據(jù)

通路和控制器中各寄存器的時鐘脈沖，印制板上已將它們和有關(guān)的寄存器連接。

Tl、T2、T3、T4既供微程序控制器時使用，也供硬布線控制器使用。WkW2、

W3、W4只供硬布線控制器作指令節(jié)拍信號使用。

五、數(shù)據(jù)通路

數(shù)據(jù)通路的設(shè)計是TEC—4計算機組成原理實驗系統(tǒng)最有特色的部分。首先

它采用了數(shù)據(jù)總線和指令總線雙總線形式，使得流水實驗?zāi)軌驅(qū)崿F(xiàn)。它還使用了

大規(guī)?？删幊唐骷鳛檫\算器和寄存器堆，使得設(shè)計簡單明了，可修改性強。數(shù)

據(jù)通路位于實驗系統(tǒng)中部。

下圖是數(shù)據(jù)通路總體圖，下面介紹圖中各主要部件的作用。

圖2數(shù)據(jù)通路總體圖

1.運算器ALU

運算器ALU由一片ispLSH024(U47)組成，在選擇端S2、SI、SO控制下,

對數(shù)據(jù)A和B進行加、減、與、直通、乘五種運算，功能如下：

表1運算器功能表

選擇

操作

S2S1so

000A&B

001A&A（直通）

010A+B

011A-B

100A（低4位）*B（低4位）

進位C只在加法運算和減法運算時產(chǎn)生。加運算中，C表示進位；減運算中，

C代表借位。力口、減運算產(chǎn)生的進位（借位）在T4的上升沿送入C寄存器保存。

與、乘、直通操作不影響進位C的狀態(tài)，即進位C保持不變。

當(dāng)ALU_BUS=1時，運算結(jié)果送往數(shù)據(jù)總線DBUSo力fl、減運算產(chǎn)生的進位

（借位）C與控制臺的C指示燈相連。

2.DR1和DR2

DR1和DR2是運算操作數(shù)寄存器，DR1和ALU的B數(shù)據(jù)口相連,DR2和ALU

的A數(shù)據(jù)口相連。DR1和DR2各由2片74HC298（U23、U24、U21、U22）組成。

U23是DR1的低4位，U24是DR1的高4位；U21是DR2的低4位，U22是DR2

的高4位。當(dāng)Ml=0且LDDR1=1時，在T3的下降沿，DR1接收來自寄存器堆B端

口的數(shù)據(jù)；當(dāng)Ml=l且LDDR1=1時，在T3的下降沿，DR1接收來自數(shù)據(jù)總線DBUS

的數(shù)據(jù)。當(dāng)M2=0且LDDR2=1時，在T3的下降沿，DR2接收來自寄存器堆A端口

的數(shù)據(jù)；當(dāng)M2=l且LDDR2=1時，在T3的下降沿，DR2接收來自數(shù)據(jù)總線DBUS

的數(shù)據(jù)。

3.多端口通用寄存器堆RF

多端口通用寄存器堆RF由1片ispLSH016（U32）組成，它的功能和MC14580

類似。寄存器堆中包含4個8位寄存器（RO、RI、R2、R3）,有三個控制端口。

其中兩個端口控制讀操作，一個端口控制寫操作，三個端口可同時操作。RD1、

RD0選擇從A端口讀出的寄存器，RSkRS0選擇從B端口讀出的寄存器，WRK

WRO選擇被寫入的寄存器。WRD控制寫操作。當(dāng)WRD=O時，禁止寫操作；當(dāng)W'RD=1

時，在T2的上升沿將來自ER寄存器的數(shù)據(jù)寫入由WRI、WRO選中的寄存器。

A端口的數(shù)據(jù)直接送往操作數(shù)寄存器DR2,B端口的數(shù)據(jù)直接送往操作數(shù)寄

存器DR1。除此之外,B端口的數(shù)據(jù)還通過1片74HC244CU15)送往數(shù)據(jù)總線DBUS。

當(dāng)RS_BUS#=O時，允許B端口的數(shù)據(jù)送到數(shù)據(jù)總線DBUS上；當(dāng)RS_BUS#=1口寸，

禁止B端口的數(shù)據(jù)送到數(shù)據(jù)總線DBUSo

4.暫存寄存器ER

暫存寄存器ER(U14)是1片74HC374,主要用于暫時保存運算器的運算結(jié)

果。當(dāng)LDER=1時，在T4的上升沿，將數(shù)據(jù)總線DBUS上的數(shù)據(jù)打入暫存寄存器

ERoER的輸出送往多端口通用寄存器堆RF,作為寫入數(shù)據(jù)使用。

5.開關(guān)寄存器SW_BUS

開關(guān)寄存器SW_BUS(U38)是1片74HC244,用于將控制臺開關(guān)SW7—SW0的

數(shù)據(jù)送往數(shù)據(jù)總線DBUSo當(dāng)SW_BUS#=1時，禁止開關(guān)SW7—SW0的數(shù)據(jù)送往數(shù)據(jù)

總線DBUS；當(dāng)SW_BUS#=0時，允許開關(guān)SW7—SW0的數(shù)據(jù)送往數(shù)據(jù)總線DBUS。

6.雙端口存儲器RAM

雙端口存儲器由一片IDT7132(U36)及少量附加控制電路組成。IDT7132是

2048字節(jié)的雙端口靜態(tài)隨機存儲器，本機實際使用256字節(jié)。IDT7132兩個端口

可同時進行讀、寫操作。在本機中，左端口的數(shù)據(jù)連接總線DBUS,可進行讀、

寫操作，右端口數(shù)據(jù)和指令總線INS連接，輸出到指令寄存器IR,作為只讀端

口使用。存儲器IDT7132有6個控制引腳:CEL#、LRW、OEL#、CER#、RRW、0ER#。

CEL#、LRW、0EL#控制左端口讀、寫操作，CER#、RRW、0ER#控制右端口讀、寫操

作。CEL#為左端口選擇引腳，低有效，為高時禁止左端口操作；LRW為高時，左

端口進行讀操作，LRW為低時，左端口進行寫操作；0EL#為低時，將左端口讀出

的數(shù)據(jù)放到數(shù)據(jù)總線DBUS上。CER#、RRW、0ER#控制右端口讀、寫操作的方式與

CEL#、LRW、0ER#控制左端口讀、寫操作的方式類似，不過右端口讀出的數(shù)據(jù)放

到指令總線上而不是數(shù)據(jù)總線上。本機設(shè)計中，0ER#已固定接地，RRW固定接高

電平，CER#由CER反相產(chǎn)生。當(dāng)CER=1時，右端口讀出數(shù)據(jù)，并放到指令總線

INS上；當(dāng)CER=O時，禁止右端口操作。左端口的OEL#由LRW經(jīng)反相產(chǎn)生，不需

要單獨控制。當(dāng)CEL#=OKLRW=1時，左端口進行讀操作；當(dāng)CEL#=O且LRW=O時，

在T3的上升沿開始進行寫操作，將數(shù)據(jù)總線DBUS上的數(shù)據(jù)寫入存儲器。

7.地址寄存器AR1和AR2

地址寄存器ARI(U37)和AR2(U27、U28)提供雙端口存儲器的地址。AR1

是1片GAL22V10,具有加1功能，提供雙端口存儲器左端口的地址。AR1從數(shù)據(jù)

總線DBUS接收數(shù)據(jù)。AR1的控制信號是LDAR1和AR1_INC?當(dāng)AR1_INC=1時,在

T4的上升沿，AR1的值加1；當(dāng)LDAR1=1時，在T4的上升沿，將數(shù)據(jù)總線DBUS

的數(shù)據(jù)打入地址寄存器ARI。AR2由2片-74HC298組成，有兩個數(shù)據(jù)輸入端，一

個來自程序計數(shù)器PC,另一個來自數(shù)據(jù)總線DBUSoAR2的控制信號是LDAR2和

M3oM3選擇數(shù)據(jù)來源，當(dāng)M3=l時，選中數(shù)據(jù)總線DBUS；當(dāng)M3=0時，選中程序

計數(shù)器PC。LDAR2控制何時接收地址，當(dāng)LDAR2=1時，在T2的下降沿將選中的

數(shù)據(jù)源上的數(shù)據(jù)打入AR2。

8.程序計數(shù)器PC、地址加法器ALU2、地址緩存器R4

程序計數(shù)器PC、地址加法器ALU2、地址緩存器R4聯(lián)合完成三種操作：PC

加載，PC+1,PC+D。R4是一個由2片74HC298(U25、U26)構(gòu)成的具有存儲功能

的兩路選擇器。當(dāng)M4=l時，選中數(shù)據(jù)總線DBUS；當(dāng)M4=0時，從指令寄存器IR

低4位IRO—IR3接收數(shù)據(jù)。當(dāng)LDR4=1時，在T2的下降沿將選中的數(shù)據(jù)打入R4。

ALU2由1片GAL22V10(U17)構(gòu)成,當(dāng)PC_ADD=1時,完成PC和IR低4位的相

加，即PC加C程序計數(shù)器PC是1片GAL22V10(U18),當(dāng)PC」NC=1時,完成

PC+1；當(dāng)PC_ADD=1時，與ALU2一起完成PC+D的功能；當(dāng)LDPC=1時，接收從

ALU2和R4來的地址，實際是接收來自數(shù)據(jù)總線DBUS地址，這些新的程序地址

在T4的上升沿打入PC寄存器。

9.指令寄存器IR

指令寄存器IR是一片74HC374(U20)o它的數(shù)據(jù)端從雙端口存儲器接收數(shù)

據(jù)(指令)。當(dāng)LDIR=1時，在T4的上升沿將來自雙端口存儲器的指令打入指令

寄存器IR保存。指令的操作碼部分送往控制器譯碼，產(chǎn)生各種所需的控制信號。

大多數(shù)情況下，指令的操作數(shù)部分應(yīng)連到寄存器堆（用戶自己連接），選擇參與

運算的寄存器。在某些情況下，指令的操作數(shù)部分也參與新的PC的計算。

本實驗系統(tǒng)設(shè)計了12條基本的機器指令，均為單字長（8位）指令。指令

功能及格式如下表所示。

表2機器指令格式

名稱助記功能指令格式

符IR7IR6IR5IR3IR2IR1IR0

IR4

加法ADDRd+Rs->Rd0000RSIRS0RD1RD0

Rd,Rs

減法SUBRd-Rs->Rd0001RSIRS0RD1RD0

Rd,Rs

乘法MULRd*Rs->Rd0010RSIRS0RD1RD0

Rd,Rs

邏輯與ANDRd&Rs->Rd0011RSIRS0RD1RD0

Rd,Rs

存數(shù)STARd->[Rs]0100RSIRS0RD1RD0

Rd,[Rs]

取數(shù)LDA[Rs]->Rd0101RSIRS0RD1RD0

Rd,[Rs]

無條件JMP[Rs]->PC1000RSIRS0XX

轉(zhuǎn)移[Rs]

條件轉(zhuǎn)JCD若C=11001D3D2DID0

移則

PC+D->PC

停機STP暫停運行0110XXXX

中斷返IRET返回中斷1010XXXX

回

開中斷INTS允許中斷1011XXXX

關(guān)中斷INTC禁止中斷1100XXXX

表中的X代表隨意值,RSI、RSO指的是寄存器堆的B端口選擇信號RSkRSO,

RD1、RDO指的是寄存器堆的A端口選擇信號RD1、RDO,不過由于運算結(jié)果需寫

回，因此它也同時指WRI.WRO,用戶需將它們對應(yīng)連接。另一點需說明的是，

為了簡化運算，指令JCD中的D是一個4位的正數(shù)，用D3D2DIDO表示。

實驗系統(tǒng)雖僅設(shè)計了12條基本的機器指令，但代表了計算機中常用的機器

指令類型。必要時用戶可擴充到16條指令或者重新設(shè)計指令系統(tǒng)。

10.中斷地址寄存器IAR

中斷地址寄存器IAR(U19)是一片74HC374,用于保存中斷發(fā)生時的斷點地

址。它直接使用LDIAR信號作為時鐘脈沖。當(dāng)IAR_BUS#=O時，它將斷點地址送

到數(shù)據(jù)總線DBUS上，以便用控制臺上的數(shù)據(jù)指示燈觀察斷點地址。

以上介紹了數(shù)據(jù)通路的基本組成。數(shù)據(jù)通路所需的各控制信號，除了T1、

T2、T3、T4已在印制板上連接好以外，其余的控制信號在數(shù)據(jù)通路的下方都有

插孔引出，實驗時只要將它們和控制器產(chǎn)生的對應(yīng)信號正確連接即可。實驗中提

供的電路圖上，凡引出、引入線端帶有短粗黑標(biāo)記的信號，都是需要用戶自己連

接的信號。

六、控制器

控制器位于本實驗系統(tǒng)的中上部，產(chǎn)生數(shù)據(jù)通路操作所需的控制信號。出廠

時，提供了一個微程序控制器，使用戶能夠進行基本的計算機組成原理實驗。在

進行流水微程序控制器實驗，硬布線控制器實驗和流水硬布線控制器實驗等課程

設(shè)計時，用戶可設(shè)計自己的控制器，部分或者全部代替出廠時提供的控制器。

-

Q，完、

除格A6志位計程提儲

二法

5-0V擦令，R標(biāo)志設(shè)微器存

Ed—OduI1

電指示支P標(biāo)在在制口

址表、

是微地分5位。。些控端

4接R作

6。微的I志理某序。雙

c節(jié)直序、處操

8繼4標(biāo)把程效為

2字用程R斷的，微有作

。8后I。

2：采微中路并出平于

成1位程。歸

位部定流的令通列電用

組0全確4序據(jù)與面可

）了1序指高

2，起高程數(shù)合下為也

1用分程移。

U位一的對制綜則號

使部5R微轉(zhuǎn)的號

K僅2在I同現(xiàn)件控否信

圖1制合（實，當(dāng)信此

統(tǒng)控段不條，o

框U結(jié)碼，法適個效l，

、系序字A的現(xiàn)一o

。器0驗W作合示了有為E載

制令實T

目制1順S操結(jié)表行為EN加

U實控指Q，平TI

控、中、令接進并電NRo

闔9本作B種T支歸I志IR

。3U，其W指N直號低E

4。操S各I分志標(biāo)對C

R信號

T圖、與用

8節(jié)位；、向號的信為標(biāo)許許擇

介U字53C2采制者

-（PWP轉(zhuǎn)信序許允

7K3S控的#允選

R，部

T48、位求程似綴允斷，口

6長2關(guān)支全對

c為字P。志請微圖類后斷中時端

8、開分，1

2量令作標(biāo)斷定程者帶中除右

l臺的確位

片容指P操。中5流或名置清為器

5、制序合2

儲微0的控作與序同號

器由，P路操程，結(jié)段

存和程相信

儲器,型志通臺微束C字用。

存M3志微)

儲O平標(biāo)據(jù)P制定結(jié)制作號R

制確標(biāo)據(jù)E

存R水別數(shù)位控的控中信C(

控合令位根SCR

.制程全判制志的作，圖制TTI

編結(jié)指進NND

1控用,控標(biāo)同）操中程控IIL

可S7條與

采A于不R一0程流的

的式U用成IP過序供

LDPC(LDR4)為1時，允許對程序計數(shù)器PC加載，此信號也可用于作為

R4的加載允許信號LDR4。

PC_ADD為1時，進行PC+D操作。

PC_INC為1時，進行PC+1操作。

M4當(dāng)M4=l時，R4從數(shù)據(jù)總線DBUS接收數(shù)據(jù)；當(dāng)M4=0口寸，R4

從指令寄存器IR接收數(shù)據(jù)。

LDIAR為1時，對中斷地址寄存器IAR加載。

LDAR1(LDAR2)為1時，允許對地址寄存器AR1加載，此信號也可用于作為

允許對地址寄存器AR2加載。

AR1_INC為1時，允許進行AR1+1操作。

M3當(dāng)M3=l時，AR2從數(shù)據(jù)總線DBUS接收數(shù)據(jù)；當(dāng)M3=0時，

AR2從程序計數(shù)器PC接收數(shù)據(jù)。

LDER為1時，允許對暫存寄存器ER加載。

IAR_BUS#低有效，為0時將中斷地址寄存器IAR送數(shù)據(jù)總線DBUSo

SW_BUS#低有效，為0時將控制臺開關(guān)SW7—SW0送數(shù)據(jù)總線DBUSo

RS_BUS#低有效，為0時將寄存器堆RF的B端口送數(shù)據(jù)總線DBUSo

ALU_BUS為1時，將ALU中的運算結(jié)果送數(shù)據(jù)總線DBUSo

CEL#低有效，為0時允許雙端口存儲器左端口進行讀、寫操作。

LRW當(dāng)LRW=1且CEL#=0時，允許雙端口存儲器左端口進行讀操

作；當(dāng)LRW=0且CEL#=0時，允許雙端口存儲器左端口進行

寫操作。

WRD為1時，允許對寄存器堆RF進行寫操作。

LDDR1(LDDR2)為1時允許對操作數(shù)寄存器DR1加載。此信號也可用于作為

對操作數(shù)寄存器DR2加載。

Ml(M2)當(dāng)Ml=l時，操作數(shù)寄存器DR1從數(shù)據(jù)總線DBUS接收數(shù)據(jù)；

當(dāng)Ml=0時，操作數(shù)寄存器DR1從寄存器堆RF接收數(shù)據(jù)。此

信號也可用于作為操作數(shù)寄存器DR2的數(shù)據(jù)來源選擇信號。

S2、SI、SO選擇運算器ALU的運算類型。

TJ暫停微程序運行。

NCO、NCI、NC2備用

、NC3、NC4

上述控制信號連同時序電路提供的時序、控制信號位于控制器的下邊。

2.微地址寄存器PAR（74HC273）

微地址寄存器口AR（74HC273）對控制存儲器提供微程序地址。當(dāng)CLR#=O時，

將其復(fù)位到零，使微程序從000000B地址開始執(zhí)行。在T1的上升沿將新的微程

序地址uDO一口D5打入微地址寄存器uARo控制臺開關(guān)SWC直接連到74HC273,

作為口D6,用于實現(xiàn)讀寄存器操作KRR。

3.跳轉(zhuǎn)開關(guān)WMP

這是一組6個跳轉(zhuǎn)開關(guān)（J1）。當(dāng)用短路子將它們連通時，微地址寄存器口

AR從本實驗系統(tǒng)提供的微程序地址譯碼電路得到新的微程序地址口DO一口D5。

當(dāng)他們被斷開時，用戶提供自己的新微程序地址UDO—UD5。這樣用戶能夠使用

自己設(shè)計的微程序地址譯碼電路。

4.微程序地址譯碼電路DECORDER

微程序地址譯碼電路DECORDER產(chǎn)生后繼微程序地址，它由2片74HC32（U2、

U3）和2片74HC08（U4、U5）構(gòu)成。微程序地址譯碼電路數(shù)據(jù)來源是：控制存

儲器產(chǎn)生的后繼微程序地址uAO—UA5,控制存儲器產(chǎn)生的標(biāo)志位PO—P3,指

令操作碼IR4—IR7,進位標(biāo)志C,中斷請求標(biāo)志INTQ,控制臺方式標(biāo)志位SWA、

SWBo

七、控制臺

控制臺位于TEC-4計算機組成原理實驗系統(tǒng)的下部，主要由若干指示燈和

若干撥動開關(guān)組成，用于給數(shù)據(jù)通路置數(shù)、設(shè)置控制信號、顯示各種數(shù)據(jù)。

1.SW7—SW0

數(shù)據(jù)開關(guān)，直接接到數(shù)據(jù)通路部分的數(shù)據(jù)總線DBUS上，用于向數(shù)據(jù)通路中

的器件置數(shù)。開關(guān)撥到上面位置時輸出1,撥到下面位置時輸出OoSW7是最高

位，SW0是最低位。

2.K15—K0

雙位撥動開關(guān)。開關(guān)撥到上面位置時輸出1,撥到下面位置時輸出0。實驗

中用于模擬數(shù)據(jù)通路部分所需的電平控制信號。例如，將K0與LDDR1連接，則

K0向上時，表示置LDDR1為1；K0向下時，表示置LDDR1為0。

3.數(shù)據(jù)指示燈D7—D0

8個紅色發(fā)光二極管，用于顯示數(shù)據(jù)總線DBUS或者指令寄存器IR的狀態(tài)。

D7是最高位，D0是最低位。雙位開關(guān)IR/DBUS撥到IR位置時，顯示指令寄存器

IR的狀態(tài)；雙位開關(guān)IR/DBUS撥到DBUS位置時，顯示數(shù)據(jù)總線DBUS狀態(tài)。

4.地址指示A7—A0

8個綠色發(fā)光二極管，用于顯示雙端口存儲器的地址寄存器內(nèi)容。A7是最高

位，A0是最低位。雙端口存儲器IDT7132有兩個地址端口，地址寄存器AR1提

供左端口地址A7L—AOL,地址寄存器AR2提供右端口地址A7R—AOR。當(dāng)雙位開關(guān)

AR2/AR1撥到AR1的位置時，顯示地址寄存器AR1的內(nèi)容；當(dāng)雙位開關(guān)AR2/AR1

撥到AR2位置時，顯示地址寄存器AR2的內(nèi)容。

5.微地址指示燈u_A5—u_A0

6個黃色發(fā)光二極管，用于顯示控制存儲器的地址u_A5—u_A0。u_A5是

最高位，口_A0是最低位。

6.其他指示燈P3、P2、Pl、P0、IE、C

6個黃色發(fā)光二極管用于顯示P3、P2、Pl、P0、IE、C的值。P3、P2、P1、

P0是控存的微代碼位，用于條件分支產(chǎn)生下一個微地址。C是加、減運算時產(chǎn)生

的進/借位值。IE是中斷允許標(biāo)志。當(dāng)IE=1時，允許中斷；當(dāng)IE=0時，禁止中

斷。

7.微動開關(guān)CLR#、QD、INTR

這三個微動開關(guān)用于產(chǎn)生CLR#、QD、INTR單脈沖。按一次按鈕CLR#,產(chǎn)生

一個負(fù)的單脈沖CLR#,對全機進行復(fù)位，使全機處于初始狀態(tài)，微程序地址置

為OOOOOOB。CLR#到時序和控制器的連接已在印制板上實現(xiàn)，控制存儲器和數(shù)據(jù)

通路部分不使用復(fù)位信號CLR#。按一次QD按鈕，產(chǎn)生一個正的QD啟動脈沖。

QD和時序部分的連接已在印制板上實現(xiàn)。按一次INTR按鈕，產(chǎn)生一個正的單脈

沖，可用于作為中斷請求信號。INTR到時序部分的連接已在印制板上實現(xiàn)。這

三個單脈沖都有插孔對外輸出，供用戶設(shè)計自己的控制器和時序電路時使用。

8.單步、單拍、單指開關(guān)DB、DP、DZ

DB（單步）、DP（單拍）、DZ（單指）是三種特殊的非連續(xù)工作方式。當(dāng)DP=1

時，計算機處于單拍方式，按一次QD按鈕，每次只執(zhí)行一條微指令，發(fā)送一組

Tl、T2、T3、T4時序脈沖。當(dāng)DZ=1時，計算機處于單指方式。單指方式只對微

程序控制器適用。在單指方式下，按一次QD按鈕，計算機執(zhí)行一條指令。當(dāng)DB=1

時，機器處于單步方式。單步方式只對硬布線控制器適用。在單步方式下，按一

次啟動按鈕QD,發(fā)送一組Wl、W2、W3、W4時序脈沖。在使用硬布線控制器時，

每條指令需要一組Wl、W2、W3、W4時序脈沖，因此單步方式實際上是硬布線控

制器下的單指方式。DB、DP、DZ這三個雙位開關(guān)，任何時刻都只允許一個開關(guān)

置1，決不允許兩個或三個開關(guān)同時置1。當(dāng)DB=O且DP=O且DZ=O時，機器處于

連續(xù)工作方式。

9.控制臺方式開關(guān)SWC、SWB.SWA

控制臺方式開關(guān)SWC、SWB、SWA定義了TEC—4計算機組成原理實驗系統(tǒng)的

五種工作方式，出廠時存在控存中，五種工作方式定義如下：

SWCSWBSWA工作方式

000PR,啟動程序

001KRD,讀雙端口存儲器

010KWE,寫雙端口存儲器

011KLD,加載寄存器堆

100KRR,讀寄存器堆

在按CLR#按鈕復(fù)位后，根據(jù)SWC、SW'B、SWA選擇工作方式。

PR是啟動程序方式。在此方式下，首先在SW7—SW0指定啟動地址，按啟動

按鈕QD后，啟動程序運行。

KRD是讀雙端口存儲器方式。在此方式下，（1）首先在SW7—SWO置好存儲

器地址：按QD按鈕，則將此地址打入地址寄存器AR1,并讀出該地址存儲器內(nèi)

容到數(shù)據(jù)總線DBUS。（2）每按一?次QD按鈕，地址寄存器AR1加1,并讀出新地

址存儲器內(nèi)容到數(shù)據(jù)總線DBUS。依次進行下去，直到按復(fù)位按鈕CLR#為止。

KWE是寫雙端口存儲器方式。在此方式下，（1）首先在SW7—SWO置好存儲

器地址：按QD按鈕，則首先將此地址打入地址寄存器AR1,然后等待輸入數(shù)據(jù)。

（2）在SW7-SW0置好數(shù)據(jù)，按QD按鈕，首先寫數(shù)據(jù)到AR1指定的存儲器單元，

然后地址寄存器AR1加1,等待新的輸入數(shù)據(jù)。依次進行下去，直到按復(fù)位按鈕

CLR#為止。

KLD是加載寄存器堆方式。此方式用于對寄存器堆加載。（1）首先在鄰7—

SWO置好存儲器地址，按QD按鈕，則將此地址打入地址寄存器AR1和地址寄存

器AR20（2）在SW7—SWO置好數(shù)據(jù)，數(shù)據(jù)的低2位DI、DO為寄存器堆中的寄存

器號，按一次QD按鈕，則寫數(shù)據(jù)到AR1指定的存儲器單元；然后將寫入的數(shù)據(jù)

從右端口讀出，并送入指令寄存器IR。（3）在SW7—SWO置好數(shù)據(jù)，該數(shù)據(jù)為寫

入寄存器的數(shù)據(jù)，寄存器號由IR低2位指定。按QD按鈕，則首先將此數(shù)據(jù)寫入

寄存器ER,然后將ER中的數(shù)據(jù)寫入指定的寄存器。（4）返回（2）,依次進行下

去，直到按復(fù)位按鈕CLR#為止。

KRR是讀寄存器堆方式。此方式用于讀寄存器堆中的寄存器。（1）首先在SW7

-SWO置好存儲器地址，按QD按鈕，則將此地址打入地址寄存器AR1和地址寄

存器AR2。（2）在SW7—SWO置好數(shù)據(jù)，數(shù)據(jù)的D3、D2位為寄存器堆中的寄存器

號，按一次QD按鈕，則寫數(shù)據(jù)到AR1指定的存儲器單元；然后將寫入的數(shù)據(jù)從

右端口讀出，并送入指令寄存器IR。同時將IR3、IR2指定的寄存器送往數(shù)據(jù)總

線DBUSo撥動開關(guān)IR/DBUS可看到IR的值和IR指定的寄存器的值。（3）返回

（2）,依次進行下去，直到復(fù)位按鈕CLR#為止。

八、用戶自選器件試驗區(qū)

本計算機組成原理實驗系統(tǒng)提供了一個用戶自選器件試驗區(qū)，供流水微程序

控制器實驗、硬布線控制實驗、流水硬布線控制器實驗使用。自選器件試驗區(qū)包

括了1個ispLSI1032器件及下載插座，把PC機和下載插座用出廠時提供的下載

電纜相連，在PC機上運行ispEXPERT軟件，即可對ispLSI1032器件編程和下載。

利用ispLSH032器件，可滿足這三個實驗中應(yīng)用的邏輯電路需要。另外，為了

增加靈活性，用戶自選器件試驗區(qū)還提供了10個雙列直插插座，其中包括2個

24引腳插座，3個20引腳插座，2個16引腳插座，3個14引腳插座。

除此之外，TEC—4計算機組成原理實驗系統(tǒng)中還提供了3個接地點，供用

示波器和萬用表測試時使用。

實驗一存儲器原理實驗

一、實驗?zāi)康?/p>

（1）了解雙端口靜態(tài)隨機存儲器IDT7132的工作特性及使用方法。

（2）了解半導(dǎo)體存儲器怎樣存儲和讀出數(shù)據(jù)。

（3）了解雙端口存儲器怎樣并行讀寫，產(chǎn)生沖突的情況如何。

二、實驗電路

圖4示出了雙端口存儲器的實驗電路圖。這里使用了一片

IDT7132（U36）（2048*8位），兩個端口的地址輸入A8—A10引腳接

地，因此實際使用存儲容量為256字節(jié)。左端口的數(shù)據(jù)部分連接數(shù)據(jù)

總線DBUS7—DBUS0,右端口的數(shù)據(jù)部分連接指令總線

INS7—INSOo一片GAL22V10（U37）作為左端口的地址寄存器（AR

1）,內(nèi)部具有地址遞增的功能。兩片4位的74HC298（U28、U27）作

為右端口的地址寄存器（AR2H、AR2L）,帶有選擇輸入地址源的功

能。使用兩組發(fā)光二極管指示燈顯示地址和數(shù)據(jù)：通過開關(guān)IR/DBUS

切換顯示數(shù)據(jù)總線DBUS和指令寄存器IR的數(shù)據(jù)，通過開關(guān)

AR1/AR2切換顯示左右兩個端口的存儲地址。寫入數(shù)據(jù)由實驗臺操

作板上的二進制開關(guān)SWO—SW7設(shè)置，并經(jīng)過SWBUS三態(tài)門

74HC244（U38）發(fā)送到數(shù)據(jù)總線DBUS上。指令總線INS的指令代碼

輸出到指令寄存器IR（U20）,這是一片74HC374。

存儲器IDT7132有6個控制引腳:CEL#、LRW、OEL#、CER#、

RRW、OER#oCEL#、LRW、OEL#控制左端口讀、寫操作，CER#、

RRW、OER#控制右端口讀、寫操作。CEL#為左端口選擇引腳，低有

效。當(dāng)CEL#=1時，禁止左端口讀、寫操作；當(dāng)CEL#=0時，允許

左端口讀、寫操作。當(dāng)LRW為高時，左端口進行讀操作；當(dāng)LRW

為低時，左端口進行寫操作。當(dāng)OEL#為低時?，將左端口讀出的數(shù)據(jù)

放到數(shù)據(jù)總線DBUS上；當(dāng)OEL#為高時，禁止左端口讀出的數(shù)據(jù)放

到數(shù)據(jù)總線DBUS±oCER#、RRW、OER#控制右端口讀、寫操作

的方式與CEL#、LRW、OER#控制左端口讀、寫操作的方式類似，

不過右端口讀出的數(shù)據(jù)放到指令總線上而不是數(shù)據(jù)總線上。實驗臺上

的OEL#由LRW經(jīng)反相產(chǎn)生。當(dāng)CEL#=0且LRW=1時，左端口進行

讀操作，同時將讀出的數(shù)據(jù)放到數(shù)據(jù)總線DBUS上。當(dāng)CER#=0且

LRW=0時-，在T3的上升沿開始進行寫操作，將數(shù)據(jù)總線上的數(shù)據(jù)寫

入存儲器。實驗臺上已連接T3到時序發(fā)生器的T3輸出。實驗臺上

OER#已固定接地，RRW固定接高電平，CER#由CER反相產(chǎn)生，因

此當(dāng)CER=1且LDIR=1時,右端口讀出的指令在T4的上升沿打入1R

寄存器。

存儲器的地址由地址寄存器ARI、AR2提供，而AR1和AR2的

內(nèi)容根據(jù)數(shù)碼開關(guān)SWO—SW7設(shè)置產(chǎn)生，并經(jīng)三態(tài)門SWBUS發(fā)送

到數(shù)據(jù)總線時被AR1或AR2接收，三態(tài)門的控制信號SW_BUS#是

低電平有效。數(shù)據(jù)總線DBUS有5個數(shù)據(jù)來源：運算器ALU,寄存

器堆RF,控制臺開關(guān)SW0—SW7,雙端口存儲器IDT7132和中斷地

址寄存器IAR。在任何時刻，都不允許2個或者2個以上的數(shù)據(jù)源同

時向數(shù)據(jù)總線DBUS輸送數(shù)據(jù),只允許1個（或者沒有）數(shù)據(jù)源向數(shù)據(jù)總

線DBUS輸送數(shù)據(jù)。在本實驗中，為了保證數(shù)據(jù)的正確設(shè)置和觀察,

請令RSBUS#=1,ALUBUS=0,IARBUS#=1。ARI的控制信號

是LDAR1和ARIJNCo當(dāng)LDAR1=1時-，AR1從DBUS接收地址;

當(dāng)AR1JNC=1時，使AR1中的存儲器地址增加1；在T4的上升沿,

產(chǎn)生新的地址；LDAR1和ARIINC兩者不可同時為1。AR2的控

制信號是LDAR2和M3。當(dāng)M3=1時，AR2從數(shù)據(jù)總線DBUS接收

數(shù)據(jù);當(dāng)M3=0時-，AR2以PC總線PCO—PC7作為數(shù)據(jù)來源。當(dāng)

LDAR2=1時，在T2的下降沿，將新的PC值打入AR2。

圖4雙端口存儲器實驗電路圖

三、實驗設(shè)備

(1)TEC-4計算機組成原理實驗系統(tǒng)1臺

(2)雙蹤示波器一臺

(3)直流萬用表一只

(4)邏輯測試筆一支

四、實驗任務(wù)

(1)按圖7所示，將有關(guān)控制信號和二進制開關(guān)對應(yīng)接好，仔細(xì)復(fù)

查一遍，然后接通電源。

（2）將數(shù)碼開關(guān)SW0—SW7（SWO是最低位）設(shè)置為00H,將此數(shù)

據(jù)作為地址置入AR1；然后重新設(shè)置二進制開關(guān)控制，將數(shù)碼開關(guān)

SWO—SW7上的數(shù)00H寫入RAM第0號單元。依此方法，在存儲

器10H單元寫入數(shù)據(jù)10H,20H單元寫入20H,30H單元寫入30H,

40H號單元寫入40H。共存入5個數(shù)據(jù)。

使用雙端口存儲器的左端口，依次讀出存儲器第OOH、10H、20H、

30H、40H單元中的內(nèi)容，觀察上述各單元中的內(nèi)容是否與該單元的

地址號相同。請記錄數(shù)據(jù)。注意：總線上禁止兩個以上部件同時向總

線輸出數(shù)據(jù)。當(dāng)存儲器進行讀出操作時，必須關(guān)閉SW_BUS三態(tài)門！

而當(dāng)向AR1送入地址時，雙端口存儲器不能被選中。

（3）通過雙端口存儲器右端口（指令端口），依次把存儲器第00H、

10H、20H、30H、40H單元中的內(nèi)容置入指令寄存器IR,觀察結(jié)果

是否與（2）相同，并記錄數(shù)據(jù)。

（4）雙端口存儲器的并行讀寫和訪問沖突測試。

置CEL#=0且CER=1,使存儲器左、右端口同時被選中。當(dāng)AR1

和AR2的地址不相同時，沒有訪問沖突；地址相同時，由于都是讀

出操作，也不沖突。如果左、右端口地址相同且一個進行讀操作、另

一個進行寫操作，則發(fā)生沖突。要檢測沖突，可以用示波器測試

BUSYL和BUSYR插孔（分別是兩個端口的“忙”信號輸出）。BUSY

為0時不一定發(fā)生沖突，但發(fā)生沖突時，BUSY一定為0。當(dāng)某一個

端口（無論是左端口還是右端口）的BUSY=0時，對該端口的寫操

作被1DT7132忽略掉。

五、實驗步驟及實驗結(jié)果

(1)接線

IARBUS#接VCC,ALU_BUS接GND,RS_BUS#接VCC,禁

止中斷地址寄存器、運算器、多端口寄存器堆RF向數(shù)據(jù)總線DBUS

送數(shù)據(jù)。AR1JNC接GND,M3接VCC,使地址寄存器AR1和AR2

從數(shù)據(jù)總線DBUS取得地址數(shù)據(jù)。

CEL#接KO,LRW接KI,CER接K2,LDAR1接K3,LDAR2

接K4,SWBUS#接K5,LDIR接K6。

置DP=1,DB=O,DZ=O,使實驗臺處于單拍狀態(tài)。

合上電源。按復(fù)位按鈕CLR#,使實驗系統(tǒng)處于初始狀態(tài)。

(2)向存儲器寫數(shù)，并讀出進行檢查。

1.令KO(CEL#尸1,K1(LRW)=1,K2(CER)=0,K3(LDAR1)=1,

K4(LDAR2)=0,K5(SWBUS#)=O,K6(LDIR)=0o將IR/DBUS開關(guān)

撥到DBUS位置，將AR1/AR2開關(guān)撥到AR1位置。置

SW7-SW0=01H,按一次QD按鈕，將01H寫入AR1,綠色的地址指

示燈應(yīng)顯示01H。再令K3(LDAR1)=O,KO(CEL#)=O,K1(LRW)=O,

置SW7-SW0=80H,按一次QD按鈕,則將80H數(shù)據(jù)寫入存儲器的01H

單元。依次重復(fù)進行，在存儲器10H單元寫入數(shù)據(jù)70H,20H單元寫

入60H,30H單元寫入50H,40H單元寫入40H,共存入5個數(shù)據(jù)