8-4-1-2 匹配設(shè)計(jì)2-系統(tǒng)失配

1第8章

集成電路版圖設(shè)計(jì)與工具2第8章

集成電路版圖設(shè)計(jì)與工具

8.1 工藝流程的定義8.2版圖幾何設(shè)計(jì)規(guī)則8.3

版圖圖元8.4版圖設(shè)計(jì)準(zhǔn)則8.5電學(xué)設(shè)計(jì)規(guī)則與布線8.6 基于Cadence平臺(tái)的全定制IC設(shè)計(jì)8.7 芯片的版圖布局8.8 版圖設(shè)計(jì)的注意事項(xiàng)38.4版圖設(shè)計(jì)準(zhǔn)則

(‘Rule’forperformance)8.4.1匹配設(shè)計(jì)8.4.2抗干擾設(shè)計(jì)8.4.3寄生優(yōu)化設(shè)計(jì)8.4.4可靠性設(shè)計(jì)4匹配設(shè)計(jì)(2)－系統(tǒng)失配

工藝偏差(ProcessBias)在制版、刻蝕、擴(kuò)散、注入等過程中的幾何收縮和擴(kuò)張，所導(dǎo)致的尺寸誤差接觸孔電阻對不同長度的電阻來說，該電阻所占的分額不同多晶硅刻蝕率的變化(VariationsinPolysiliconEtchRate)多晶硅不總是受到均勻的刻蝕。大的多晶硅開口會(huì)比小的開口更迅速地受到刻蝕，因?yàn)榭涛g劑離子可以更自由地達(dá)到大開口的底部和邊緣。擴(kuò)散區(qū)相互影響同類型擴(kuò)散區(qū)相鄰則相互增強(qiáng)，異類型相鄰則相互減弱均與周圍環(huán)境有關(guān)5系統(tǒng)失配（續(xù)）梯度效應(yīng)壓力、溫度、氧化層厚度的梯度問題，元件間的差異取決于梯度和距離匹配設(shè)計(jì)(2)－系統(tǒng)失配

6系統(tǒng)失配例子－電阻電阻設(shè)計(jì)值之為2：1由于poly2刻蝕速度的偏差，假設(shè)其寬度偏差為0.1u，則會(huì)帶來約2.4%的失配接觸孔和接頭處的poly電阻，將會(huì)帶來約1.2%的失配；對于小電阻，失配會(huì)變大2u5u4u15ΩR=R□?(Leff)/(Weff)R□=996歐姆Wp=0.1u30Ω7系統(tǒng)失配例子——電容20um20um10um10um假設(shè)對poly2的刻蝕工藝偏差是0.1um，兩個(gè)電容的面積分別是(10.1)2和(20.1)2，則系統(tǒng)失配約為1.1%8降低系統(tǒng)失配的方法元件單元整數(shù)比降低工藝偏差和歐姆接觸電阻的影響加dummy元件保證周圍環(huán)境的對稱匹配元件間距離盡量接近公用重心設(shè)計(jì)(common-centroid)減小梯度效應(yīng)匹配元件與其他元件保持一定距離減小擴(kuò)散區(qū)的相互影響9匹配設(shè)計(jì)降低系統(tǒng)失配的例子加dummy的電阻匹配Dummy元件寬度可以小一些懸空會(huì)帶來靜電積累！10匹配設(shè)計(jì)降低系統(tǒng)失配的例子一維公用重心設(shè)計(jì)二維公用重心設(shè)計(jì)11匹配設(shè)計(jì)降低系統(tǒng)失配的例子單元整數(shù)比(R1:R2=1:1.5)均勻分布和公用重心Dymmy元件R1R2R1R2R2R1R1R2dummydummy12匹配設(shè)計(jì)降低系統(tǒng)失配的例子單元整數(shù)比(8:1)加dummy元件公用重心布局問題：布線困難，布線寄生電容影響精度C1C213匹配設(shè)計(jì)降低系統(tǒng)失配的例子D/S方向一致加dummy保證周圍環(huán)境對稱M1M2M1M2DSDSM1M2DSDSDSDSdummydummyD,S不再對稱！14匹配設(shè)計(jì)降低系統(tǒng)失配的例子加dummy保證多晶刻蝕速率一致M1M2M3M1M2M3dummydummy多晶刻蝕速率不一致多晶刻蝕速率一致15匹配設(shè)計(jì)降低系統(tǒng)失配的例子加dummy導(dǎo)線保持環(huán)境對稱公用重心以減小梯度效應(yīng)不對稱互為鏡像16匹配設(shè)計(jì)降低系統(tǒng)失配的例子叉指結(jié)構(gòu)交叉耦合結(jié)構(gòu)D1D2S122dummydummy1D1SD2SD1共同點(diǎn)：對梯度效應(yīng)和傾斜注入不敏感21D2SD112D1SD217匹配設(shè)計(jì)降低系