《微型計算機原理及接口技術(shù)》課件第4章

總線概述概念計算機中芯片內(nèi)部器件之間、插件板卡之間、計算機與外設(shè)之間、計算機之間的公共連線。分類按連接的層次片內(nèi)總線內(nèi)總線外總線按數(shù)據(jù)傳輸位數(shù)并行總線串行總線標(biāo)準(zhǔn)化對總線插槽尺寸、引腳分布、信號定義、時序控制、數(shù)據(jù)傳輸率、總線通信協(xié)議等明確規(guī)定。1內(nèi)總線ISA總線PC/XT總線PC/AT總線EISAPCI總線PCIe總線2PC/XT總線1981年IBM推出基于Intel8088處理器的個人電腦，采用了PC/XT總線，即8位ISA總線。PC/XT總線頻率4.77MHz，8位數(shù)據(jù)位寬，傳輸速率約為5MB/s，可尋址1MB地址空間。PC/XT總線共62個信號，包括20條地址線、8條數(shù)據(jù)線、主存讀/寫信號、接口讀/寫信號、6個中斷請求信號、3個DMA請求信號及3個DMA響應(yīng)信號等（見課本表4.1）3PC/AT總線1984年，IBM推出基于Intel80286處理器的16位個人電腦，為了與16位處理器匹配，將PC/XT總線升級為PC/AT總線，即16位ISA總線。PC/AT總線頻率8MHz，16位數(shù)據(jù)位寬，傳輸速率約為16MB/s，可尋址16MB地址空間。PC/AT總線在PC/XT總線62個信號的基礎(chǔ)上又?jǐn)U展了36個信號，擴展部分包括4條地址線、8條數(shù)據(jù)線、7個中斷請求信號、4個DMA請求信號及4個DMA響應(yīng)信號等（見教材表4.1&表4.2）4EISA總線1988年，以康柏（Compaq）公司為首的九個廠商聯(lián)合，將PC/AT總線擴展到32位，取名EISA（ExtendedISA）。EISA總線能更好匹配Intel的32位處理器，并兼容8位和16位的ISA總線。EISA總線頻率8.33MHz，32位數(shù)據(jù)位寬，傳輸速率約為33MB/s，可尋址4GB地址空間。EISA總線共196個信號，總線插座與ISA總線兼容，插板插在上層為ISA總線信號，插在下層為EISA總線信號。5PC/AT總線信號功能地址信號數(shù)據(jù)信號周期控制信號總線控制信號中斷信號DMA信號電源信號6PC/AT總線讀寫時序存儲器讀/寫標(biāo)準(zhǔn)時序7PC/AT總線讀寫時序I/O讀/寫標(biāo)準(zhǔn)時序8PCI總線PCI1.0、PCI2.1、PCI2.2、PCI2.3、PCI3.0?？偩€結(jié)構(gòu)9PCI總線特點即插即用。傳輸速率高。獨立于CPU工作。支持多主控設(shè)備。多總線共存。信號功能PCI總線信號可分為九類：系統(tǒng)信號、地址和數(shù)據(jù)信號、接口控制信號、仲裁信號、錯誤報告信號、中斷信號、高速緩存支持信號、64位擴展信號及JTAG信號。10PCI總線時序PCI設(shè)備間的讀操作時序11PCI總線時序PCI設(shè)備間的寫操作時序12PCIe總線PCIe1.0、PCIe2.0、PCIe3.0、PCIe4.0。PCIe總線頻率、帶寬及編碼方式總線結(jié)構(gòu)PCIe總線標(biāo)準(zhǔn)總線頻率（GHz）單通路帶寬（GT/s）編碼方式1.x1.252.58/10b編碼2.x2.558/10b編碼3.048128/130b編碼13PCIe總線傳輸協(xié)議PCIe總線協(xié)議包括事務(wù)層、數(shù)據(jù)鏈路層和物理層。數(shù)據(jù)在事務(wù)層被封裝為一個或者多個TLP（TransactionLayerPacket）。一個完整的TLP由一個或者多個可選TLP前綴、TLP頭、有效數(shù)據(jù)負(fù)載和可選TLP摘要組成。TLP前綴（可選）TLP前綴（可選）TLP頭有效數(shù)據(jù)載荷TLP摘要（可選）14外總線RS-232總線RS-422RS-485USB總線ATA總線15RS-232總線RS-232是一種曾廣泛使用的串行數(shù)據(jù)通信接口標(biāo)準(zhǔn)，由美國電子工業(yè)聯(lián)盟（EIA）制定，故又稱作EIA-232。特點傳輸信號線少。傳輸距離較遠(yuǎn)。采用不歸零編碼（NRZ）和負(fù)邏輯。采用非平衡傳輸方式，即單端通信。傳輸速率較低。16RS-232總線信號功能DB-25和DB-9兩種。引

腳

名

稱DB-25DE-9地線（GND）75發(fā)送數(shù)據(jù)（TD、TXD）23接受數(shù)據(jù)（RD、RXD）32數(shù)據(jù)終端準(zhǔn)備（DTR）204數(shù)據(jù)準(zhǔn)備就緒（DSR）66請求發(fā)送（RTS）47允許發(fā)送（CTS）58數(shù)據(jù)載波檢測（DCD）81振鈴指示（RI）22917RS-232總線讀寫實現(xiàn)通信模型三線制七線制18USB總線USB是一種連接計算機系統(tǒng)與外部設(shè)備的通用串行總線標(biāo)準(zhǔn)。USB總線各版本參數(shù)比較信號功能USB1.0和USB2.0信號USB3.0信號版

本最大帶寬信號線電流通道類型編碼USB1.012Mb/s4500mA半雙工NRZIUSB2.0480Mb/s4500mA半雙工NRZIUSB3.05Gb/s9900mA全雙工8/10b引腳名稱線纜顏色功能1VBUS紅+5V2D?白數(shù)據(jù)線3D+綠4GND黑接地5StdA_SSRX?藍(lán)高速接收數(shù)據(jù)線6StdA_SSRX+黃8StdA_SSTX?紫高速發(fā)送數(shù)據(jù)線9StdA_SSTX+橙19USB總線傳輸協(xié)議

包（Packet）是USB系統(tǒng)數(shù)據(jù)傳輸?shù)幕締卧?，?shù)據(jù)經(jīng)打包后在USB總線上傳輸。比特填充。翻轉(zhuǎn)不歸零編碼。20ATA總線ATA是用來連接存儲設(shè)備和計算機的接口標(biāo)準(zhǔn)。PATA名稱傳輸方式最大磁盤容量線纜發(fā)布年份邏輯塊尋址位數(shù)（LBA）pre-ATAPIO02.1GB40針40芯1994前22位ATA-1PIO0,1,2Single-wordDMA0,1,2Multi-wordDMA0137GB199428位ATA-2PIO3,4Multi-wordDMA1,21996ATA-31997ATA-4UltraDMA331998ATA-5UltraDMA6640針80芯2000ATA-6UltraDMA100144PB200248位ATA-7UltraDMA133

200521ATA總線SATAPATA和SATA主要參數(shù)對比SATA版本帶寬年份SATA1.01.5Gb/s2003SATA2.03Gb/s2004SATA3.06Gb/s2009SATA3.216Gb/s2013技術(shù)特征PATA（并行ATA）SATA（串行ATA）最高數(shù)據(jù)傳輸率133MB/s600MB/s（SATA3.0）工作電壓5V0.5V線纜最大長度0.46m1m針腳數(shù)量40（40針80芯）7支持熱插拔否是通信模式并行傳輸，單端信號串行傳輸，差分信號22PC機中的總線在16位8086微處理器構(gòu)成的微機時代，系統(tǒng)的CPU、主存、I/O接口等主要功能部件都是通過系統(tǒng)總線連接在一起。到32位80386微處理器構(gòu)成的微機時代，系統(tǒng)總線發(fā)展為采用與CPU無關(guān)的PCI總線。到微機系統(tǒng)互連結(jié)構(gòu)發(fā)展到以芯片組為核心時，系統(tǒng)總線退出了歷史舞臺。微機系統(tǒng)能提供的總線種類和數(shù)量的多少主要取決于芯片組內(nèi)集成的總線接口種類和數(shù)量。23PC機中的總線采用Intel440BX芯片組構(gòu)成的PentiumⅡ系統(tǒng)主板結(jié)構(gòu)*L2在PentiumⅡ處理器盒中24PC機中的總線采用Intel975XExpress芯片組的系統(tǒng)結(jié)構(gòu)25PC機中的總線采用8系列芯片組(H87)＋四代Corei處理器構(gòu)成的Core系統(tǒng)主板結(jié)構(gòu)26總線驅(qū)動與控制總線競爭的概念同一時刻有兩個或兩個以上的總線設(shè)備往同一總線上輸出信號。27總線驅(qū)動與控制總線競爭的概念同一時刻有兩個或兩個以上的總線設(shè)備往同一總線上輸出信號。對TTL此時總線上會是一種不高不低的非TTL電平，嚴(yán)重時會燒壞器件?？偩€0011門1門228總線驅(qū)動與控制總線競爭的概念同一時刻有兩個或兩個以上的總線設(shè)備往同一總線上輸出信號。對集電極開路輸出：線與邏輯

OC：OpenCollectorA電路B電路01總線＋5VA→0，B→1不會燒壞器件，但B輸出的“1”信息會丟失。029總線驅(qū)動與控制總線競爭的概念同一時刻有兩個或兩個以上的總線設(shè)備往同一總線上輸出信號?？偩€競爭會導(dǎo)致計算機無法正常工作，應(yīng)保證在任何情況下不會發(fā)生總線競爭。采用分時使用總線的方式可避免總線競爭，即保證任何時刻只有一個總線設(shè)備利用總線輸出信號。30總線驅(qū)動與控制總線競爭的概念同一時刻有兩個或兩個以上的總線設(shè)備往同一總線上輸出信號。防止總線競爭：用三態(tài)電路，嚴(yán)格控制邏輯。總線00z1門1門2門1輸出控制門2輸出控制0131總線驅(qū)動與控制總線的負(fù)載直流負(fù)載：為了能正常工作，CPU必須提供各個芯片正常工作所需的電流輸出高電平時，驅(qū)動門的IOH≥

輸出低電平時，驅(qū)動門的IOL≥驅(qū)動門負(fù)載門……IOHIIHIIHIIHIOLIILIILIIL32總線驅(qū)動與控制總線的負(fù)載交流負(fù)載對MOS電路，IIL、IIH很小→主要考慮電容負(fù)載要求輸出門的負(fù)載電容CP滿足如下條件：CP≥（＋電路板布線引入的電容＋

傳輸線引入的電容＋……）標(biāo)準(zhǔn)波形容性負(fù)載波形負(fù)載門的輸入電容元件級總線、內(nèi)總線外總線33總線驅(qū)動與控制總線的負(fù)載負(fù)載計算例4.1某器件輸入?yún)?shù)：IIH＝20uA，IIL=20uA，CI

5pF；輸出參數(shù)：IOH＝24mA，IOL=24mA，CP

350pF。若用該門分別作驅(qū)動器和負(fù)載使用，試求理想情況下該門可驅(qū)動多少個同樣的門？解：①直流負(fù)載：高電平時24mA/20uA＝1200個低電平時24mA/20uA＝1200個②交流負(fù)載：350pF/5pF＝70個1200個70個理想情況34總線驅(qū)動與控制總線的負(fù)載MOS電路每引腳的輸入電容約為10pf不推薦一個驅(qū)動門直接連接10個以上的MOS負(fù)載負(fù)載多→

加驅(qū)動器35總線驅(qū)動與控制克服總線負(fù)載效應(yīng)（直流負(fù)載、交流負(fù)載）的辦法是用驅(qū)動器和緩沖器。對驅(qū)動器/緩沖器的要求：

扇出能力大引入延時可忽略有較高的噪聲容限噪聲容限：輸出正確的情況下，輸入端允許的最大噪聲水平。扇出能力：驅(qū)動同類門的個數(shù)。扇出能力＝Min（NOL，NOH）NOL——低電平輸出時的扇出數(shù)NOH——高電平輸出時的扇出數(shù)36總線驅(qū)動與控制系統(tǒng)總線的驅(qū)動與控制以Intel8086處理器構(gòu)成的微機系統(tǒng)為例三態(tài)鎖存器（82C82或74LS373）分離出地址信號，提升其輸出信號（包括地址、控制等單向信號）的驅(qū)動能力。三態(tài)數(shù)據(jù)緩沖器（82C86）或總線收發(fā)器（74LS245），控制雙向數(shù)據(jù)線的有效時刻和數(shù)據(jù)傳送方向，提升雙向數(shù)據(jù)信號的驅(qū)動能力。對三態(tài)鎖存器和三態(tài)數(shù)據(jù)緩沖器進行輸出端的三態(tài)控制。37總線驅(qū)動與控制8086在最大模式下的系統(tǒng)總線形成AEN1＆38總線驅(qū)動與控制插件板內(nèi)總線的驅(qū)動與控制提高信號驅(qū)動能力。減輕總線負(fù)載。防止總線競爭。39總線驅(qū)動與控制插件板內(nèi)總線的驅(qū)動與控制設(shè)計板內(nèi)總線驅(qū)動器與系統(tǒng)總線驅(qū)動器的相同之處：數(shù)據(jù)總線信號的驅(qū)動均使用雙向驅(qū)動器，如74LS245、82C86等；地址、控制總線信號的驅(qū)動均使用單向驅(qū)動器，如74LS373、82C82等。設(shè)計板內(nèi)總線驅(qū)動器與系統(tǒng)總線驅(qū)動器的不同之處：系統(tǒng)總線驅(qū)動器是面向系統(tǒng)全部主存和I/O資源的，所以它要始終有效，其驅(qū)動器的三態(tài)控制端可以設(shè)置為常有效狀態(tài)；板內(nèi)總線驅(qū)動器是面向系統(tǒng)部分主存或I/O模塊的，所以只有當(dāng)CPU要讀寫該板內(nèi)主存或I/O模塊時，其驅(qū)動器才應(yīng)該有效，故采用板內(nèi)主存或I/O模塊占用的地址空間進行譯碼的信號來控制板內(nèi)驅(qū)動器的三態(tài)控制端。40總線驅(qū)動與控制插件板內(nèi)總線的驅(qū)動與控制幾種常用的芯片單向驅(qū)動器（三態(tài)輸出）：74LS244、240雙向驅(qū)動器（三態(tài)輸出）：74LS245鎖存器（三態(tài)輸出）：74LS373、374譯碼器基本門電路譯碼芯片，如74LS138譯碼ROM比較器，如74LS688PLA、CPLD、FPGA74LS245：IOH＝15mA，IOL=24mA，IIH＝0.1mA，IIL=0.2mA74ACT245：IOH＝24mA，IOL=24mA，IIH＝1uA，IIL=1uA41總線驅(qū)動與控制插件板內(nèi)總線的驅(qū)動與控制設(shè)計示例【例1】某內(nèi)存板，板內(nèi)地址為A0000H～FFFFFH，試畫出板內(nèi)雙向數(shù)據(jù)總線驅(qū)動與控制電路。解：防止總線競爭原則：

只有當(dāng)CPU讀本電路板內(nèi)的內(nèi)存地址時，才允許雙向驅(qū)動器指向系統(tǒng)總線的三態(tài)門是導(dǎo)通的。42總線驅(qū)動與控制插件板內(nèi)總線的驅(qū)動與控制設(shè)計示例【例1】某內(nèi)存板，板內(nèi)地址為A0000H～FFFFFH，試畫出板內(nèi)雙向數(shù)據(jù)總線驅(qū)動與控制電路。解：對板內(nèi)內(nèi)存地址進行分析，找出地址特征。

A0000H～FFFFFHA19A18A17A16A15A14……A01010xx……x1011xx……x1100xx……x1101xx……x1110xx……x1111xx……x“1”非“00”（至少有一位為“1”）43總線驅(qū)動與控制插件板內(nèi)總線的驅(qū)動與控制設(shè)計示例【例1】某內(nèi)存板，板內(nèi)地址為A0000H～FFFFFH，試畫出板內(nèi)雙向數(shù)據(jù)總線驅(qū)動與控制電路。解：設(shè)計譯碼電路，用來控制雙向數(shù)據(jù)總線驅(qū)動器，使之滿足防止總線競爭原則。44總線驅(qū)動與控制插件板內(nèi)總線的驅(qū)動與控制設(shè)計示例【例2】接口板板內(nèi)接口地址為5000H～7FFFH，試畫出板內(nèi)雙向數(shù)據(jù)總線驅(qū)動與控制電路。解：防止總線競爭原則：

只有當(dāng)CPU讀本電路板內(nèi)的接口地址時，才允許雙向驅(qū)動器指向系統(tǒng)總線的三態(tài)門是導(dǎo)通的。45總線驅(qū)動與控制插件板內(nèi)總線的驅(qū)動與控制設(shè)計示例【例2】接口板板內(nèi)接口地址為5000H～7FFFH，試畫出板內(nèi)雙向數(shù)據(jù)總線驅(qū)動與控制電路。解：對板內(nèi)接口地址進行分析，找出地址特征。

5000H～7FFFHA15A14A13A12A11A10……A00101xx……x0110