《數(shù)字電子技術(shù)》學(xué)習(xí)情景1任務(wù)二 TTL門電路測(cè)試

任務(wù)二：常用TTL門電路測(cè)試任務(wù)目標(biāo)：1.掌握基本門電路的功能2．能測(cè)試TTL門電路的邏輯功能并能對(duì)數(shù)據(jù)進(jìn)行分析。

邏輯代數(shù)是分析和研究數(shù)字邏輯電路的基本工具。邏輯代數(shù)與普通代數(shù)相似之處在于它們都是用字母表示變量，用代數(shù)式描述客觀事物間的關(guān)系。但不同的是，邏輯代數(shù)是描述客觀事物間的邏輯關(guān)系，邏輯函數(shù)表達(dá)式中的邏輯變量的取值和邏輯函數(shù)值都只有兩個(gè)取值，即0和1，因此又把它稱為雙值邏輯代數(shù)。這兩個(gè)值不具有數(shù)量大小的意義，僅表示客觀事物的“條件”和“結(jié)果”兩種相反的狀態(tài)，如開(kāi)關(guān)的閉合與斷開(kāi)；電位的高與低；真與假；好與壞；對(duì)與錯(cuò)等。若一種狀態(tài)用“1”表示，與之對(duì)應(yīng)的狀態(tài)就用“0”表示。為了與數(shù)制中的“1”和“0”相區(qū)別，用數(shù)字符號(hào)0和1表示相互對(duì)立的邏輯狀態(tài)，稱為邏輯0和邏輯1。常見(jiàn)的對(duì)立邏輯狀態(tài)如表1-7。表1-7常見(jiàn)的對(duì)立邏輯狀態(tài)示例

一種狀態(tài)高電位有脈沖閉合真上是

1另一種狀態(tài)低電位無(wú)脈沖斷開(kāi)假下非

0根據(jù)“1”、“0”代表邏輯狀態(tài)的含義不同，有正、負(fù)邏輯之分。比如，認(rèn)定“1”表示事件發(fā)生，“0”表示事件不發(fā)生，則形成正邏輯系統(tǒng)；反之則形成負(fù)邏輯系統(tǒng)。一種狀態(tài)高電位有脈沖閉合真上是

1另一種狀態(tài)低電位無(wú)脈沖斷開(kāi)假下非

0根據(jù)“1”、“0”代表邏輯狀態(tài)的含義不同，有正、負(fù)邏輯之分。比如，認(rèn)定“1”表示事件發(fā)生，“0”表示事件不發(fā)生，則形成正邏輯系統(tǒng)；反之則形成負(fù)邏輯系統(tǒng)。數(shù)字信號(hào)是一種二值信號(hào)，用兩個(gè)電平（高電平和低電平）分別來(lái)表示兩個(gè)邏輯值（邏輯1和邏輯0）有兩種邏輯體制：正邏輯體制規(guī)定：高電平為邏輯1，低電平為邏輯0。負(fù)邏輯體制規(guī)定：低電平為邏輯1，高電平為邏輯0。如果采用正邏輯，圖1-6所示的數(shù)字電壓信號(hào)就成為下圖所示邏輯信號(hào)。圖1-6

一個(gè)邏輯變量有2（即21）種取值組合，即0和1；二變量有4(即22)種組合，即00、01、10、11；三個(gè)邏輯變量有8(即23)種取值組合，及000、001、010、011、100、101、110、111；以此類推n個(gè)邏輯變量有個(gè)取值組合。邏輯代數(shù)有多種表示形式

邏輯代數(shù)有多種表示形式，常見(jiàn)的有：邏輯表達(dá)式、真值表、邏輯圖和時(shí)序圖。邏輯關(guān)系式：把輸出邏輯變量表示成輸入邏輯變量運(yùn)算組合的函數(shù)式，稱為邏輯函數(shù)表達(dá)式，簡(jiǎn)稱邏輯表達(dá)式。真值表：把輸入邏輯變量的各種取值和相應(yīng)函數(shù)值列在一起而組成的表格稱為真值表。邏輯圖：在邏輯電路中，并不要求畫(huà)出具體電路，而是采用一個(gè)特定的符號(hào)表示基本單元電路，這種用來(lái)表示基本單元電路的符號(hào)稱為邏輯符號(hào)。用邏輯符號(hào)表示的邏輯電路的電原理圖，稱為邏輯圖。時(shí)序圖：把一個(gè)邏輯電路的輸入變量的波形和輸出變量的波形，依時(shí)間順序畫(huà)出來(lái)的圖稱為時(shí)序圖，又稱波形圖。想一想:1.雙值邏輯代數(shù)中的“1”和“0”與數(shù)制中的“1”和“0”相區(qū)別

。2．我們知道一個(gè)邏輯變量，有2種取值組合，5個(gè)邏輯變量應(yīng)有

種取值組合。如有n個(gè)邏輯變量，則應(yīng)有

種取值組合。3.邏輯函數(shù)有多種表示形式，常見(jiàn)的有：_

、

、

、

和

。讀一讀：在實(shí)際中我們遇到的邏輯問(wèn)題是多種多樣的，但無(wú)論問(wèn)題是復(fù)雜還是簡(jiǎn)單，它們都可以用“與”、“或”、“非”三種基本的邏輯運(yùn)算把它們概括出來(lái)。通常，把反映“條件”和“結(jié)果”之間的關(guān)系稱為邏輯關(guān)系。如果以電路的輸入信號(hào)反映“條件”，以輸出信號(hào)反映“結(jié)果”，此時(shí)電路輸入、輸出之間也就存在確定的邏輯關(guān)系。數(shù)字電路就是實(shí)現(xiàn)特定邏輯關(guān)系的電路，因此，又稱為邏輯電路。邏輯電路的基本單元是邏輯門，它們反映了基本的邏輯關(guān)系。相應(yīng)的邏輯門為與門、或門及非門。

與邏輯及與門

與邏輯指的是：只有當(dāng)決定某一事件的全部條件都具備之后，該事件才發(fā)生，否則就不發(fā)生的一種因果關(guān)系。與邏輯舉例：圖1-7（a）所示,A、Ｂ是兩個(gè)串聯(lián)開(kāi)關(guān)，L是燈，用開(kāi)關(guān)控制燈亮和滅的關(guān)系如圖1-7（b）所示。設(shè)1表示開(kāi)關(guān)閉合或燈亮；0表示開(kāi)關(guān)不閉合或燈不亮，則得真值表圖1-7（c）所示（a）電路圖（b）真值表（c）邏輯真值表（d）邏輯符圖1-7與邏輯運(yùn)算

若用邏輯表達(dá)式來(lái)描述，則可寫(xiě)為:Y=A·B或Y=A×B

式中的“·”表示邏輯乘，在不需要特別強(qiáng)調(diào)的地方常將“·”號(hào)省掉，寫(xiě)成Y=AB。邏輯乘又稱與運(yùn)算，實(shí)現(xiàn)與運(yùn)算的電路稱為與門，讀作“A與B”。在邏輯運(yùn)算中，與邏輯稱為邏輯乘。數(shù)字電路中能實(shí)現(xiàn)與運(yùn)算的電路稱為與門電路，其邏輯符號(hào)如圖1-7（d）所示。波形圖如圖1-8所示。與運(yùn)算可以推廣到多變量：L=ABCD····圖1-8與門的波形圖由此可見(jiàn)，與門的邏輯功能是，輸入全部為高電平時(shí)，輸出才是高電平，否則為低電平。與運(yùn)算的運(yùn)算口訣為：“輸入有0，輸出為0；輸入全1，輸出為1”。邏輯乘的基本運(yùn)算規(guī)則為：

0·0=00·1=01·0=01·1=10·A=01·A=A

A·A=A想一想:三輸入的與門電路中，輸出為1的情況有幾種？邏輯乘運(yùn)算與算數(shù)乘法運(yùn)算有什么區(qū)別？邏輯乘法的運(yùn)算規(guī)則是什么？看一看:

認(rèn)識(shí)2輸入四與門CT74LS08。

(1)觀看2輸入四與門CT74LS08外形，觀察其有多少個(gè)引腳，引腳順序應(yīng)如何識(shí)讀。

(2)根據(jù)圖1-9所示的CT74LS08外引線排列圖，正確區(qū)分四個(gè)與門的輸入、輸出端。圖1-9

CT74LS08外引線排列圖做一做：

選用2輸入四與門74LS08，其外引線排列如圖1-9所示，電源電壓為+5V。實(shí)驗(yàn)時(shí)使用其中一個(gè)與門，測(cè)試TTL與門的邏輯功能。與門的輸入端A、B分別接到兩個(gè)邏輯開(kāi)關(guān)上，輸出端Y的電平用萬(wàn)用電表進(jìn)行測(cè)量。

圖1-10與門邏輯功能測(cè)試接線圖讀一讀：或邏輯及或門

或邏輯指的是：當(dāng)決定一件事情的幾個(gè)條件中，只要有一個(gè)或一個(gè)以上條件具備，這件事情就發(fā)生。我們把這種因果關(guān)系稱為或邏輯。（a）電路圖（b）真值表（c）邏輯真值表（d）邏輯符號(hào)圖1-12或邏輯運(yùn)算

或邏輯舉例：如圖1-12（a）所示，或運(yùn)算的真值表如圖1-12（b）所示，邏輯真值表如圖1-12（c）所示。

若用邏輯表達(dá)式來(lái)描述，則可寫(xiě)為:L＝A+B。讀作“A或B”。在邏輯運(yùn)算中或邏輯稱為邏輯加。在數(shù)字電路中能實(shí)現(xiàn)或運(yùn)算的電路稱為或門電路，其邏輯符號(hào)如圖1-12（d）所示。波形圖分別圖1-13所示。或運(yùn)算也可以推廣到多變量：L＝A+B+C+D

·····圖1-13或門的波形圖

由此可見(jiàn)，或門的邏輯功能是，輸入有一個(gè)或一個(gè)以上為高電平時(shí)，輸出就是高電平；輸入全為低電平時(shí)，輸出才是低電平。或運(yùn)算的運(yùn)算口訣為：“輸入有1，輸出為1；輸入全0，輸出為0”。邏輯加的運(yùn)算規(guī)則為：0+0=00+1=11+0=11+1=10+A=A1+A=1A+A=A想一想:1、三輸入的或門電路中，輸出為1的情況有幾種？2、邏輯加運(yùn)算與算數(shù)加法運(yùn)算有什么區(qū)別？3、邏輯加法的運(yùn)算規(guī)則是什么？看一看:

認(rèn)識(shí)2輸入四或門CT74LS32。

(1)觀看2輸入四或門CT74LS32外形，觀察其有多少個(gè)引腳，引腳順序應(yīng)如何識(shí)讀。

(2)根據(jù)圖1-14所示的CT74LS32外引線排列圖，正確區(qū)分四個(gè)或門的輸入、輸出端。圖1-14

CT74LS32外引線排圖做一做：選用2輸入四或門CT74LS32，其外引線排列如圖1-14所示，電源電壓為+5V。實(shí)驗(yàn)時(shí)使用其中一個(gè)或門，測(cè)試TTL或門的邏輯功能?；蜷T的輸入端A、B分別接到兩個(gè)邏輯開(kāi)關(guān)上，輸出端Y的電平用萬(wàn)用電表測(cè)量。按圖1-15連接元器件。圖1-15或門邏輯功能測(cè)試接線圖讀一讀：非邏輯及非門非邏輯是指：某事情發(fā)生與否，僅取決于一個(gè)條件，而且是對(duì)該條件的否定。即條件具備時(shí)事情不發(fā)生；條件不具備時(shí)事情才發(fā)生。非邏輯舉例：例如圖1-17（a）所示的電路，當(dāng)開(kāi)關(guān)A閉合時(shí)，燈不亮；而當(dāng)A不閉合時(shí)，燈亮。其真值表如圖1-17（b）所示，邏輯真值表如圖1-17（c）所示。（a）電路圖（b）真值表（c）邏輯真值表（d）邏輯符號(hào)圖1-17非邏輯運(yùn)算若用邏輯表達(dá)式來(lái)描述，則可寫(xiě)為:讀作“A非”或“非A”。在邏輯代數(shù)中，非邏輯稱為“求反”。在數(shù)字電路中能實(shí)現(xiàn)非運(yùn)算的電路稱為非門電路，其邏輯符號(hào)如圖1-17（d）所示。波形圖如圖1-18所示。圖1-18非門的波形圖

由此可見(jiàn)，非門的邏輯功能為，輸出狀態(tài)與輸入狀態(tài)相反，通常又稱作反相器。規(guī)則為：=1=0看一看:

認(rèn)識(shí)TTL六反相器CT74LS04

(1)觀看六非門CT74LS04外形，觀察其有多少個(gè)引腳，引腳順序應(yīng)如何識(shí)讀。

(2)根據(jù)圖1-19所示的CT74LS04外引線排列圖，正確區(qū)分六個(gè)非門的輸入、輸出端。圖1-19

CT74LS04外引線排列圖做一做：

選用六非門74LS04，其外引線排列如圖1-19所示，電源電壓為+5V。實(shí)驗(yàn)時(shí)使用其中一個(gè)非門，測(cè)試TTL非門的邏輯功能。非門的輸入端A分別接到一個(gè)邏輯開(kāi)關(guān)上，輸出端Y的電平用萬(wàn)用電表進(jìn)行測(cè)量。

圖1-20非門邏輯功能測(cè)試接線圖二、其他常用邏輯運(yùn)算2．或非——由或運(yùn)算和非運(yùn)算組合而成。

1．與非——由與運(yùn)算和非運(yùn)算組合而成。3．異或

異或是一種二變量邏輯運(yùn)算，當(dāng)兩個(gè)變量取值相同時(shí)，邏輯函數(shù)值為0；當(dāng)兩個(gè)變量取值不同時(shí)，邏輯函數(shù)值為1。異或的邏輯表達(dá)式為：看一看:

1．認(rèn)識(shí)2輸入四與非門CT74LS00。

(1)觀看2輸入四與非門CT74LS00外形，觀察其有多少個(gè)引腳，引腳順序如何識(shí)讀。

(2)根據(jù)圖1-22所示的CT74LS00外引線排列圖，正確區(qū)分三個(gè)與非門的輸入、輸出端。圖1-22

CT74LS00外引線排列圖2．認(rèn)識(shí)3輸入三與非門CT74LS10。

(1)觀看3輸入三與非門CT74LS10外形，觀察其有多少個(gè)引腳，引腳順序如何識(shí)讀。

(2)根據(jù)圖1-23所示的CT74LS10外引線排列圖，正確區(qū)分三個(gè)與非門的輸入、輸出端。圖1-23

CT74LS10外引線排列圖

3．認(rèn)識(shí)4輸入二與非門74LS20。

(1)觀看二4輸入TTL與非門74LS20外形，觀察其有多少個(gè)引腳，引腳順序如何識(shí)讀。

(2)根據(jù)圖1-24所示的74LS20外引線排列圖，正確區(qū)分二個(gè)與非門的輸入、輸出端。圖1-24

74LS20外引線排列圖做一做：

TTL與非門邏輯功能測(cè)試：選用3輸入三與非門CT74LS10，其外引線排列如圖1-23所示，電源電壓為5V，測(cè)試TTL與非門的邏輯功能。接線如圖1-25所示。與非門的輸入端A、B、C分別接到三個(gè)邏輯開(kāi)關(guān)上，輸出端Y的電平接萬(wàn)用表測(cè)量。根據(jù)真值表給定輸入A、B、C的邏輯電平觀察萬(wàn)用電表顯示的結(jié)果，并將輸出Y的結(jié)果填入上表1-12中。

圖1-25

CT74LS10邏輯功能測(cè)試圖讀一讀：

CMOS門電路具有功耗低、抗干擾能力強(qiáng)、電源電壓范圍寬、邏輯擺幅大等優(yōu)點(diǎn)，因而在大規(guī)模集成電路中有更廣泛的應(yīng)用，已成為數(shù)字集成電路的發(fā)展方向。

TTL電路和CMOS電路在使用時(shí)有很多不同之處，必須嚴(yán)格遵守。