計算機組成原理IO接口的組成

IO接口的組成：數據緩沖寄存器，狀態(tài)寄存器，命令寄存器，端口地址譯碼，接口控制邏輯，中斷邏輯接口的主要功能：（1）地址識別與設備選擇（2）接收、保存CPU的I/O控制命令（3）反映外設的工作狀態(tài)（4）信號轉換（5）數據格式、碼制的轉換與數據檢錯/糾錯（6）傳送數據（7）中斷IO接口的基本組成圖：p301圖9-1ppt21頁端口的種類：數據端口，命令端口，狀態(tài)端口端口的編址方式及其優(yōu)缺點：p302程序查詢方式的接口電路：（不一定考，但是見過這樣的考試題目）程序查詢方式的流程：中斷（重中之重）中斷的定義（背）：計算機在執(zhí)行程序的過程中，當出現異常情況或特殊請求時，計算機會停止現行程序的運行轉向對這些異常情況或特殊請求進行處理，處理結束后再返回到現行程序的間斷處繼續(xù)執(zhí)行凡是向CPU提出中斷請求的各種因素，統(tǒng)稱為中斷源。在每條指令執(zhí)行結束時，CPU去執(zhí)行中斷服務程序外設向CPU發(fā)出中斷申請的時間是隨機的，在任何一個時刻只能為一個中斷源的請求提供服務，實現中斷的軟/硬件，總稱為中斷系統(tǒng)中斷的處理過程中斷請求中斷判優(yōu)中斷響應中斷服務中斷返回中斷隱指令：在中斷響應時候執(zhí)行，主要功能：中斷隱指令的功能：發(fā)出中斷響應信號將程序斷點（當前PC值）和標志位寄存器FR壓入堆棧，關中斷（清EINT為0），將中斷處理程序的首地址送入PC。在中斷處理過程中，中斷服務程序的處理流程是：保護現場、中斷服務和恢復現場。（p305）單重中斷和多重中斷的中斷處理流程圖p305圖9-4單重中斷和多重中斷的定義;（考試易出簡答題）單：CPU執(zhí)行中斷服務程序時，不響應新的中斷請求即不允許中斷現行的中斷服務程序。多：在處理中斷的過程中，有新的，優(yōu)先級更高的中斷請求到來，此時CPU暫?，F行的中斷服務，允許級別更高的中斷源中斷現行的中斷服務程序形成中斷入口地址的方法可分為：軟件查詢法和硬件向量法。軟件查詢法：軟件查詢法是用一個中斷管理程序，按照優(yōu)先級由高到低的順序，依次查詢每一個中斷源是否有中斷請求。若有，則直接轉去執(zhí)行與其對應的中斷服務程序，否則繼續(xù)往下查詢，該方法的優(yōu)點是不需要增加硬件，可以靈活改變中斷源的優(yōu)先級，缺點是占用CPU時間，處理速度慢，優(yōu)先級低的中斷請求需要等待較長時間才能開始中斷服務。硬件向量法：尋找服務程序入口地址的一種方法，通過向量地址（也稱中斷類型號）來尋找設備的中斷服務程序的入口地址，而向量地址由硬件電路產生，其中，向量地址不等同于中斷服務程序的入口地址，若用間接尋址方式，則主存單元中存儲的是中斷服務程序入口地址（也稱中斷向量）。若將向量地址直接送入PC，則主存單元中存儲的是以中斷服務程序入口地址為操作數的無條件轉移指令。中斷屏蔽（重點，必考）注:同級屏蔽硬件中斷又分為不可屏蔽中斷和可屏蔽中斷DMA控制器的組成：主存地址寄存器(AddressRegister,AR)，字計數器(WordCounter,WC)設備地址寄存器(DeviceAddressRegister,DAR)，中斷邏輯，控制/狀態(tài)邏輯工作過程：預處理，數據傳輸，后處理；（考試容易出簡答題）CPU執(zhí)行I/O指令的過程就是對DMAC進行預處理的過程。其間，CPU選擇DMAC和I/O接口，然后將外設的地址、數據塊在主存中的首地址和數據個數分別寫入設備地址寄存器DAR、主存地址寄存器AR和字計數器WC。I/O接口啟動外設。數據傳輸是在DMAC的控制下，在主存與I/O接口之間，完成一個數據塊的傳輸。在DMAC工作的過程中，CPU執(zhí)行程序的后繼指令，實現了計算與I/O”的重疊后處理是指當WC中規(guī)定的數據個數傳輸完畢后，DMAC向CPU發(fā)出中斷請求。CPU將暫停程序的執(zhí)行，對DMA工作進行結束處理。若數據有錯，將重發(fā)；若尚有數據需要傳送，則再次啟動新一輪DMA，否則通過向DMAC發(fā)出“結束操作EOP”信號，停止其工作。DMA數據傳輸的模式：①單字傳送、②成組傳送、③請求傳送。CPU與DMAC分享內存和系統(tǒng)總線的方式：①停止CPU使用總線、②