數(shù)字邏輯練習(xí)題

一、單選題（共20分，每題1分）1、設(shè)計(jì)一個(gè)四位二進(jìn)制碼的奇偶校驗(yàn)器，需要（）個(gè)異或門(mén)。A．2B.3C.4D.52、時(shí)序邏輯電路中一定包含____。

A.觸發(fā)器

B．組合邏輯電路

C．移位寄存器

D．譯碼器3、以下代碼中為恒權(quán)碼的為。A.8421BCD碼B.5421BCD碼C.余三碼D.格雷碼4、數(shù)字系統(tǒng)中，采用_______可以將減法運(yùn)算轉(zhuǎn)化為加法運(yùn)算。A．原碼B．ASCII碼C．補(bǔ)碼D．BCD碼5、下列四種類(lèi)型的邏輯門(mén)中，可以用（）實(shí)現(xiàn)三種基本邏輯運(yùn)算。A.與門(mén)B.或門(mén)C.非門(mén)D.與非門(mén)6、74LS85為四位二進(jìn)制數(shù)據(jù)比較器。如果只進(jìn)行4位數(shù)據(jù)比較，那么三個(gè)級(jí)聯(lián)輸入端a<b、a>b、a=b應(yīng)為（）。A.a<b接地，a>b接地，a=b接地B.a<b接高電平，a>b接高電平，a=b接高電平C.a<b接高電平，a>b接高電平，a=b接地D.a<b接地，a>b接地，a=b接高電平7、一位8421BCD碼計(jì)數(shù)器至少需要____個(gè)觸發(fā)器。

A．3

B．4

C．5

D．108、與最小項(xiàng)ABCD相鄰的邏輯最小項(xiàng)有__________個(gè)。A.1B.2C.4D.159、求一個(gè)邏輯函數(shù)F的對(duì)偶式，可將F中的_____。

A．“·”換成“+”，“+”換成“·”

B原變量換反變量，反變量換原變量C．原變量不變

D．常數(shù)中的“0”換"1"，“1”換“0”10、二輸入與非門(mén)當(dāng)輸入變化為()時(shí)，輸出可能有競(jìng)爭(zhēng)冒險(xiǎn)。A.01→10B.00→10C.10→11D.11→0111、一個(gè)6位地址碼、8位輸出的ROM，其存儲(chǔ)矩陣的容量為()bit.A．64×8 B.48C.256 D.812、一個(gè)4位移位寄存器，現(xiàn)態(tài)為0111，經(jīng)右移1位后其次態(tài)為()A．0011或1011 B.1101或1110C13、已知，選出下列可以肯定使F=0的情況（ ）。a.B=C=1，D=1； b.B=1，C=1；c.C=1，D=0； d.A=0，C=D=1。14、若將D觸發(fā)器的D端連在Q端上，經(jīng)100個(gè)脈沖作用后，它的次態(tài)Q(t+100)=0，則現(xiàn)態(tài)Q(t)應(yīng)為_(kāi)___。

A.Q(t)=0

B．Q(t)=1

C．與現(xiàn)態(tài)Q(t)無(wú)關(guān)15、摩爾型時(shí)序電路的輸出_____。

A．僅與當(dāng)前外輸入有關(guān)

B．僅與電路內(nèi)部狀態(tài)有關(guān)

C．既與外輸入也與內(nèi)部狀態(tài)有關(guān)

D．與外輸入和內(nèi)部狀態(tài)都無(wú)關(guān)16、米里型時(shí)序電路的輸出____。

A．只與當(dāng)前外輸入有關(guān)

B．只與內(nèi)部狀態(tài)有關(guān)

C．與外輸入和內(nèi)部狀態(tài)都有關(guān)

D．與外輸入和內(nèi)部狀態(tài)都無(wú)關(guān)17、一個(gè)四位二進(jìn)制碼減法計(jì)數(shù)器的起始值1001，經(jīng)過(guò)100個(gè)時(shí)鐘脈沖作用之后的值為（）。

A．1100

B．0100

C．1101

D．010118、下列說(shuō)法中錯(cuò)誤的是（）。A、Moore型同步時(shí)序電路的輸出只是現(xiàn)態(tài)的函數(shù)。B、異步時(shí)序邏輯電路對(duì)輸入信號(hào)的限制條件是：不允許兩個(gè)或兩個(gè)以上的輸入脈沖同時(shí)出現(xiàn)。C、異步時(shí)序邏輯電路沒(méi)有公共的時(shí)鐘信號(hào)起同步作用，輸入可直接引起電路狀態(tài)變化。D、脈沖異步時(shí)序邏輯電路存儲(chǔ)電路部分由觸發(fā)器組成，觸發(fā)器不能帶有時(shí)鐘控制端。19、以下電路中可以實(shí)現(xiàn)線與功能的有（）。A.與非門(mén)B.三態(tài)輸出門(mén)C.傳輸門(mén)D.集電極開(kāi)路門(mén)20、時(shí)序電路中不可缺少的部分為A.組合電路B.記憶電路C.同步時(shí)鐘信號(hào)D.組合電路和記憶電路二、填空題（共10分，每題1分）1、對(duì)56個(gè)物品進(jìn)行二進(jìn)制編碼，最少要用（）位二進(jìn)制碼。2、16個(gè)觸發(fā)器構(gòu)成計(jì)數(shù)器，該計(jì)數(shù)器可能的最大計(jì)數(shù)模值是_______。3、邏輯函數(shù)以最大項(xiàng)表示是（）。4、對(duì)于T觸發(fā)器，若現(xiàn)態(tài)Qn=0，要使次態(tài)Qn+1=0,則輸入T=_____5、74LS138是3線-8線譯碼器，譯碼輸出為低電平有效，若輸入A2A1A6、二進(jìn)制小數(shù)-0.0110的補(bǔ)碼表示為。7、一個(gè)256x4bit的ROM最多能實(shí)現(xiàn)（4）個(gè)（8）輸入的組合邏輯函數(shù)。8、三態(tài)邏輯門(mén)輸出有三種狀態(tài)：0態(tài)、1態(tài)和______。9、根據(jù)需要選擇一路信號(hào)送到公共數(shù)據(jù)線上的電路叫________。三、分析題2、將D觸發(fā)器轉(zhuǎn)換為T(mén)觸發(fā)器，圖2所示電路的虛框內(nèi)應(yīng)是（）。題2題53、如下圖所示的ROM陣列邏輯圖，當(dāng)?shù)刂稟1