第11章 門電路與組合邏輯電路

第11章門電路與組合邏輯電路11.1數(shù)字電路概述11.2分立元器件門電路11.3集成門電路11.4邏輯代數(shù)11.5組合邏輯電路的分析與設(shè)計11.6常用的組合邏輯電路（1）進(jìn)位制：表示數(shù)時，僅用一位數(shù)碼往往不夠用，必須用進(jìn)位計數(shù)的方法組成多位數(shù)碼。多位數(shù)碼每一位的構(gòu)成以及從低位到高位的進(jìn)位規(guī)則稱為進(jìn)位計數(shù)制，簡稱進(jìn)位制。11.1.1數(shù)制（2）基數(shù)：進(jìn)位制的基數(shù)，就是在該進(jìn)位制中可能用到的數(shù)碼個數(shù)。（3）位權(quán)（位的權(quán)數(shù)）：在某一進(jìn)位制的數(shù)中，每一位的大小都對應(yīng)著該位上的數(shù)碼乘上一個固定的數(shù)，這個固定的數(shù)就是這一位的權(quán)數(shù)。權(quán)數(shù)是一個冪。11.1數(shù)字電路概述數(shù)碼為：0～9；基數(shù)是10。運算規(guī)律：逢十進(jìn)一，即：9＋1＝10。十進(jìn)制數(shù)的權(quán)展開式：（1）十進(jìn)制５５５５５×１０３＝５０００５×１０２＝５００５×１０１＝５０５×１００＝５＝５５５５103、102、101、100稱為十進(jìn)制的權(quán)。各數(shù)位的權(quán)是10的冪。同樣的數(shù)碼在不同的數(shù)位上代表的數(shù)值不同。＋任意一個十進(jìn)制數(shù)都可以表示為各個數(shù)位上的數(shù)碼與其對應(yīng)的權(quán)的乘積之和，稱權(quán)展開式。即：(5555)10＝5×103

＋5×102＋5×101＋5×100又如：(209.04)10＝2×102

＋0×101＋9×100＋0×10－1＋4×10－21.幾種常見的數(shù)制(2)二進(jìn)制數(shù)碼為：0、1；基數(shù)是2。運算規(guī)律：逢二進(jìn)一，即：1＋1＝10。二進(jìn)制數(shù)的權(quán)展開式：如：(101.01)2＝1×22

＋0×21＋1×20＋0×2－1＋1×2－2

＝(5.25)10加法規(guī)則：0+0=0，0+1=1，1+0=1，1+1=10乘法規(guī)則：0*0=0，0*1=0，1*0=0，1*1=1運算規(guī)則各數(shù)位的權(quán)是２的冪二進(jìn)制數(shù)只有0和1兩個數(shù)碼，它的每一位都可以用電子元件來實現(xiàn)，且運算規(guī)則簡單，相應(yīng)的運算電路也容易實現(xiàn)。數(shù)碼為：0～7；基數(shù)是8。運算規(guī)律：逢八進(jìn)一，即：7＋1＝10。八進(jìn)制數(shù)的權(quán)展開式：如：(207.04)8＝2×82

＋0×81＋7×80＋0×8－1＋4×8－2＝(135.0625)10(3)八進(jìn)制(4)十六進(jìn)制數(shù)碼為：0～9、A～F；基數(shù)是16。運算規(guī)律：逢十六進(jìn)一，即：F＋1＝10。十六進(jìn)制數(shù)的權(quán)展開式：如：(D8.A)16＝13×161

＋8×160＋10×16－1＝(216.625)10各數(shù)位的權(quán)是8的冪各數(shù)位的權(quán)是16的冪結(jié)論①一般地，N進(jìn)制需要用到N個數(shù)碼，基數(shù)是N；運算規(guī)律為逢N進(jìn)一。②如果一個N進(jìn)制數(shù)M包含ｎ位整數(shù)和ｍ位小數(shù)，即(an-1an-2…a1a0·a－1a－2…a－m)2則該數(shù)的權(quán)展開式為：(M)2

＝an-1×Nn-1

＋

an-2×Nn-2

＋…＋a1×N1＋

a0

×N0＋a－1×N-1＋a－2×N-2＋…＋a－m×N-m③由權(quán)展開式很容易將一個N進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)。2.不同數(shù)制間的轉(zhuǎn)換（1）二進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù)：將二進(jìn)制數(shù)由小數(shù)點開始，整數(shù)部分向左，小數(shù)部分向右，每3位分成一組，不夠3位補零，則每組二進(jìn)制數(shù)便是一位八進(jìn)制數(shù)。將N進(jìn)制數(shù)按權(quán)展開，即可以轉(zhuǎn)換為十進(jìn)制數(shù)。1、二進(jìn)制數(shù)與八進(jìn)制數(shù)的相互轉(zhuǎn)換1101010.01000＝(152.2)8（2）八進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)：將每位八進(jìn)制數(shù)用3位二進(jìn)制數(shù)表示。 =011111100.010110(374.26)82、二進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換111010100.0110000＝(1D8.6)16=101011110100.01110110(AF4.76)16

二進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換，按照每4位二進(jìn)制數(shù)對應(yīng)于一位十六進(jìn)制數(shù)進(jìn)行轉(zhuǎn)換。3、十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)采用的方法—基數(shù)連除、連乘法原理：將整數(shù)部分和小數(shù)部分分別進(jìn)行轉(zhuǎn)換。整數(shù)部分采用基數(shù)連除法，小數(shù)部分采用基數(shù)連乘法。轉(zhuǎn)換后再合并。整數(shù)部分采用基數(shù)連除法，先得到的余數(shù)為低位，后得到的余數(shù)為高位。小數(shù)部分采用基數(shù)連乘法，先得到的整數(shù)為高位，后得到的整數(shù)為低位。所以：(44.375)10＝(101100.011)2采用基數(shù)連除、連乘法，可將十進(jìn)制數(shù)轉(zhuǎn)換為任意的N進(jìn)制數(shù)。

用一定位數(shù)的二進(jìn)制數(shù)來表示十進(jìn)制數(shù)碼、字母、符號等信息稱為編碼。

用以表示十進(jìn)制數(shù)碼、字母、符號等信息的一定位數(shù)的二進(jìn)制數(shù)稱為代碼。

編碼

數(shù)字系統(tǒng)只能識別0和1，怎樣才能表示更多的數(shù)碼、符號、字母呢？用編碼可以解決此問題。

二-十進(jìn)制代碼：用4位二進(jìn)制數(shù)b3b2b1b0來表示十進(jìn)制數(shù)中的0~9十個數(shù)碼。簡稱BCD碼。2421碼的權(quán)值依次為2、4、2、1；余3碼由8421碼加0011得到；格雷碼是一種循環(huán)碼，其特點是任何相鄰的兩個碼字，僅有一位代碼不同，其它位相同。

用四位自然二進(jìn)制碼中的前十個碼字來表示十進(jìn)制數(shù)碼，因各位的權(quán)值依次為8、4、2、1，故稱8421BCD碼。1.數(shù)字信號和模擬信號比較電子電路中的信號模擬信號數(shù)字信號隨時間連續(xù)變化的信號例：正弦波信號等。例：矩形脈沖信號。隨時間不連續(xù)變化的信號12.1.2數(shù)字信號模擬信號tu(t)tu(t)數(shù)字信號高電平低電平0.9UmtrtfUmtw0.5Um

脈沖幅度Um脈沖上升時間tr脈沖下降時間tf2.矩形脈沖信號主要參數(shù)：T0.1Um—脈沖電壓的最大變化幅度—脈沖上升沿從10%Um上升到90%Um所需要的時間—脈沖下降沿從90%Um下降到10%Um所需要的時間0.9UmtrtfUmtw0.5Um

脈沖寬度tw脈沖周期T和頻率f2.矩形脈沖信號參數(shù)：正脈沖：負(fù)脈沖：T0.1Um—從脈沖前沿上升到50%Um起到脈沖后沿下降到50%Um為止的一段時間。占空比q—脈沖寬度與周期的比值，即q=tw/T1.數(shù)字電路的特點（1）只有高電平和低電平兩個狀態(tài)。（2）各種半導(dǎo)體器件都工作在開關(guān)狀態(tài)。（3）采用的數(shù)學(xué)工具是邏輯代數(shù)。（4）能對輸入信號進(jìn)行各種算術(shù)和邏輯運算。（5）易于集成化。（6）抗干擾能力強，精度高。12.1.3數(shù)字電路數(shù)字電路研究的是電路的輸入輸出之間的邏輯關(guān)系，所以又稱邏輯電路。2.數(shù)字電路的分類（1）按電路的組成結(jié)構(gòu)分為分立元件電路和集成電路。（2）按電路的集成大小分為SSI、MSI、LSI、VLSI。（3）按電路的半導(dǎo)體器件分為單極型集成電路和雙極型集成電路。（4）按電路有無記憶功能分為組合邏輯電路和時序邏輯電路。11.2分立元件門電路正邏輯系統(tǒng)：用“1”代表高電平、“0”代表低電平門電路：用以實現(xiàn)基本邏輯關(guān)系的電子電路。門電路主要有：與門、或門、非門、與非門、或非門、異或門等。基本邏輯關(guān)系：與(and)、或(or)、非(not)。負(fù)邏輯系統(tǒng)：用“0”代表高電平、“1”代表低電平1.“與”的邏輯意義11.2.1二極管與門電路決定事件發(fā)生的各條件中，所有條件都具備，事件才會發(fā)生（成立）。條件具備：開關(guān)均閉合事件發(fā)生：燈亮EFAB規(guī)定：2.二極管與門電路（1）電路及工作原理與門輸入輸出電壓關(guān)系（二極管為理想二極管）YVD1VD2AB+5VR(a)與邏輯狀態(tài)表（真值表）

（2）與門的邏輯功能ABY001101010001用“1”代表高電平(3V），“0”代表低電平(0V）&ABY(b)邏輯符號(c)邏輯表達(dá)式邏輯乘邏輯與(d)與邏輯運算規(guī)則0?0=00?1=01?0=01?1=1輸入有0，輸出為0；輸入全1，輸出為1。Y=A?B

下圖為一個三輸入與門電路的輸入信號A、B、C和輸出信號Y的波形圖。ABCY1.“或”的邏輯意義11.2.2二極管或門電路決定事件發(fā)生的各條件中，有一個或一個以上的條件具備，事件就會發(fā)生（成立）。條件具備：開關(guān)至少一個閉合事件發(fā)生：燈亮規(guī)定：AEYB（1）電路及工作原理2.二極管或門電路或門輸入輸出電壓關(guān)系YVD1VD2ABR（2）或門的邏輯功能ABY001101010111(a)邏輯狀態(tài)表（真值表）用“1”代表高電平(3V），“0”代表低電平(0V）1ABY邏輯加邏輯或Y=A+B0+0=00+1=11+0=11+1=1輸入有1，輸出為1；輸入全0，輸出為0。(b)邏輯符號(c)邏輯表達(dá)式(d)或邏輯運算規(guī)則

下圖為一個三輸入或門電路的輸入信號A、B、C和輸出信號Y的波形圖。ABCYAEFR1.“非”的邏輯意義11.2.3三極管非門電路決定事件發(fā)生的條件只有一個，條件不具備時事件發(fā)生（成立），條件具備時事件不發(fā)生。條件具備：開關(guān)斷開事件發(fā)生：燈亮規(guī)定：（假設(shè)三極管的飽和壓降為0V）2.三極管非門電路（1）電路及工作原理非門輸入輸出電壓關(guān)系A(chǔ)Y+12V-12VRB1RB2RC（2）非門的邏輯功能用“1”代表高電平(3V和12V），“0”代表低電平(0V）AY0110(a)邏輯狀態(tài)表（真值表）(b)邏輯符號邏輯非邏輯反AY1(c)邏輯表達(dá)式(d)非邏輯運算規(guī)則1.體積大、工作不可靠。2.需要不同電源。3.各種門的輸入、輸出電平不匹配。分立元件門電路的缺點條件A、B、C都具備時，事件F不發(fā)生。11.3集成門電路11.3.1與非門1.“與非”的邏輯意義2.邏輯表達(dá)式AFBC00011001010111010011101101111110&ABCF3.邏輯符號4.邏輯狀態(tài)表（真值表）條件A、B、C任一具備時，事件F不發(fā)生。11.3.2或非門1.“或非”的邏輯意義2.邏輯表達(dá)式3.邏輯符號1ABCFAFBC000110000100110000101010011011104.邏輯狀態(tài)表（真值表）條件A、B有一個具備，另一個不具備則F發(fā)生。11.3.3異或門=1ABF1.“異或”的邏輯意義2.邏輯表達(dá)式3.邏輯符號ABF001101010110輸入相同時，輸出為0；輸入相異時，輸出為1。4.邏輯狀態(tài)表（真值表）本次課掌握內(nèi)容

與門、或門、非門、與非門、或非門、異或門的邏輯功能、邏輯符號、邏輯表達(dá)式、邏輯狀態(tài)表。&ABF=1ABF&ABF1ABFAF11ABF練習(xí)：已知輸入信號的波形如圖所示，畫出F1、F2、F3、F4、F5的波形。AB11.4邏輯代數(shù)

將門電路按照一定的規(guī)律連接起來，可以組成具有各種邏輯功能的邏輯電路。分析和設(shè)計邏輯電路的數(shù)學(xué)工具是邏輯代數(shù)（又叫布爾代數(shù)或開關(guān)代數(shù)）。邏輯代數(shù)具有3種基本運算：與運算（邏輯乘）、或運算（邏輯加）和非運算（邏輯非）。2.基本運算1.常量之間的關(guān)系分別令A(yù)=0及A=1代入這些公式，即可證明它們的正確性。11.4.1邏輯代數(shù)的運算規(guī)則和常用公式3.基本運算定律A+0=AA+1=1A·0=0·A=0A·1=A（1）0-1律（2）交換律A+B=B+AA·B=B·A（3）結(jié)合律A+(B+C)=(A+B)+C=(A+C)+BA·(B·C)=(A·B)·C利用真值表很容易證明這些公式的正確性。如證明A·B=B·A：（4）分配律A(B+C)=A·B+A·CA+B·C=(A+B)(A+C)普通代數(shù)不適用!(A+B)(A+C)=AA+AB+AC+BC分配律A(B+C)=AB+AC=A+AB+AC+BC重疊律AA=A=A(1+B+C)+BC分配律A(B+C)=AB+AC=A+BC（0~1）律A+1=1證明：A+BC=(A+B)(A+C)（7）還原律（8）反演律（摩根定理）（5）互補律（6）重疊律常用公式（1）證明：4、常用公式吸收律1分配律（2）證明：吸收律2利用此公式可以對邏輯式進(jìn)行化簡。例如：被吸收（3）吸收律3證明：例如：DCBCADCBCAA++=++被吸收（4）推論：冗余律（多余項定理）證明：例如：1吸收吸收11.4.2邏輯函數(shù)的表示方法1、邏輯函數(shù)的建立邏輯函數(shù)事件發(fā)生的條件為輸入變量，事件的結(jié)果為輸出變量。（1）真值表（邏輯狀態(tài)表）2、邏輯函數(shù)的表示方法請注意n個變量可以有2n個組合，一般按二進(jìn)制的順序，輸出與輸入狀態(tài)一一對應(yīng)，列出所有可能的狀態(tài)。（2）邏輯函數(shù)表達(dá)式把邏輯函數(shù)的輸入、輸出關(guān)系寫成與、或、非等邏輯運算的組合式。例如：若表達(dá)式的乘積項中包含了所有輸入變量的原變量或反變量，則這一項稱為最小項。如何根據(jù)真值表寫邏輯函數(shù)表達(dá)式？（3）邏輯圖：把相應(yīng)的邏輯關(guān)系用邏輯符號和連線表示出來。&AB&CD1FF=AB+CD（4）波形圖反映輸入和輸出波形變化規(guī)律的圖形稱為波形圖，又稱時序圖。波形圖能清晰地反映出變量間的時間關(guān)系以及函數(shù)值隨時間變化的規(guī)律，但不能直接表示出變量間的邏輯關(guān)系。例1：11.4.3邏輯函數(shù)的化簡例2：摩根定理邏輯相鄰邏輯相鄰的項可以合并，消去一個因子例3：？AB=ACB=C?A+B=A+CB=C?請注意與普通代數(shù)的區(qū)別！11.5.1組合邏輯電路的分析1.由邏輯圖寫出邏輯關(guān)系表達(dá)式。分析步驟：2.對邏輯函數(shù)進(jìn)行化簡。3.列出邏輯狀態(tài)表并說明邏輯功能。邏輯電路圖輸入輸出之間的邏輯關(guān)系11.5組合邏輯電路的分析與設(shè)計例1分析下圖的邏輯功能。

&&&ABF11】【真值表特點：輸入相同，輸出為“1”；輸入不同，輸出為“0”。同或門=1ABF

例2分析下圖的邏輯功能。

&&&&ABF】【真值表特點：輸入相同，輸出為“0”；輸入不同，輸出為“1”。異或門=1ABF1例3分析下圖的邏輯功能。

01被封鎖1=1BMF&&&A1】【=010被封鎖1特點：

M=1時選通A路信號；

M=0時選通B路信號。M&&&AB1F選通電路習(xí)題12.9

下圖為一密碼鎖控制電路。開鎖的條件是撥對密碼，鑰匙插入鎖眼將開關(guān)閉合。當(dāng)兩個條件同時滿足時，開鎖信號為1，將鎖打開。否則，報警信號為1，接通警鈴。試分析密碼ABCD是多少？

&&&AB+5VCDS開鎖信號報警信號111】【&&&AB+5VCDS開鎖信號報警信號11111110011100開鎖的條件:①撥對密碼，②鑰匙插入鎖眼將開關(guān)閉合。當(dāng)兩個條件同時滿足時，開鎖信號為1，將鎖打開。密碼ABCD=1001鎖開了！&&&AB+5VCDS開鎖信號報警信號1111？？？1？1001開鎖的條件:①撥對密碼，②鑰匙插入鎖眼將開關(guān)閉合。當(dāng)兩個條件不能同時滿足時，報警信號為1，接通警鈴。不知道密碼報警了！邏輯要求最簡單的邏輯電路2.列出邏輯狀態(tài)表。設(shè)計步驟：4.對邏輯函數(shù)表達(dá)式進(jìn)行化簡。5.按化簡后的邏輯函數(shù)表達(dá)式畫出邏輯電路圖。11.5.2組合邏輯電路的設(shè)計1.根據(jù)邏輯要求，確定輸入、輸出邏輯變量，并分別進(jìn)行賦值。3.由邏輯狀態(tài)表寫出邏輯函數(shù)表達(dá)式。

例在一個激光射擊游戲中，允許射手在規(guī)定時間內(nèi)打三槍，這三槍必須一槍打飛機，一槍打坦克，一槍打汽車。游戲獲獎條件：命中不少于兩槍，且其中必須有一槍命中的是飛機。試用與非門設(shè)計判別獲獎的電路?！尽坑螒颢@獎條件：命中不少于兩槍，且其中必須有一槍命中的是飛機。設(shè)輸入變量打中未打中

打中未打中

打中未打中

設(shè)輸出變量F

獲獎未獲獎1）根據(jù)邏輯要求，確定輸入、輸出邏輯變量，并分別進(jìn)行賦值。2）列出邏輯狀態(tài)表。游戲獲獎條件：命中不少于兩槍，且其中必須有一槍命中的是飛機。ABCF000000100100011010001011110111113)由邏輯狀態(tài)表寫出邏輯函數(shù)表達(dá)式。4)對邏輯函數(shù)表達(dá)式進(jìn)行化簡。游戲獲獎條件：命中不少于兩槍，且其中必須有一槍命中的是飛機。ABCF000000100100011010001011110111115)按化簡后的邏輯函數(shù)表達(dá)式畫出邏輯電路圖。畫出用與非門實現(xiàn)的邏輯圖：

ABC＆＆＆F例設(shè)計三人表決電路（A、B、C）。每人一個按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時指示燈亮，否則不亮。（1）首先指明邏輯符號取“0”、“1”的含義。（2）根據(jù)題意列出邏輯狀態(tài)表（真值表）。輸入是A、B、C，按鍵按下時為“1”，不按時為“0”；輸出是F，多數(shù)贊成時是“1”，否則是“0”?！尽浚?）由邏輯狀態(tài)表寫出邏輯函數(shù)表達(dá)式真值表（邏輯狀態(tài)表）（4）用邏輯代數(shù)公式對邏輯函數(shù)表達(dá)式進(jìn)行化簡?；啎r用到哪些定律或公式？（5）根據(jù)邏輯表達(dá)式畫出邏輯圖。&1&&ABBCF(a)若用與、或門實現(xiàn)&&&&ABCF(b)若用與非門實現(xiàn)11.6.1加法器11011001+舉例：A=1101,B=1001,計算A+B01101001111.6常用的組合邏輯電路加法運算的基本規(guī)則：（1）逢二進(jìn)一；（2）最低位是兩個數(shù)最低位的相加，不需考慮進(jìn)位；（3）其余各位都是三個數(shù)相加，包括加數(shù)、被加數(shù)和低位來的進(jìn)位；（4）任何位相加都產(chǎn)生兩個結(jié)果：本位和、向高位的進(jìn)位。1.半加器：不考慮從低位來的進(jìn)位真值表Ai—加數(shù)；Bi—被加數(shù)；Si—本位和；Ci—進(jìn)位。邏輯電路圖=1&AiBiSiCi

邏輯符號AiBiCiSi2.全加器Ai—加數(shù)；Bi—被加數(shù)；Ci-1—低位的進(jìn)位；Si—本位和；Ci—進(jìn)位。

相加過程中，既考慮加數(shù)、被加數(shù)又考慮低位的進(jìn)位。

能對兩個1位二進(jìn)制數(shù)進(jìn)行相加并考慮低位來的進(jìn)位，即相當(dāng)于3個1位二進(jìn)制數(shù)相加，求得和及進(jìn)位的邏輯電路稱為全加器。真值表Ci-1=1&AiBiSiCi

=1&1

邏輯電路圖邏輯符號AiBiCi-1SiCi3.多位加法器特點：進(jìn)位信號是由低位向高位逐級傳遞的，速度不高。四位串行進(jìn)位加法器11.6.2編碼器

所謂編碼就是賦予選定的一系列二進(jìn)制代碼以固定的含義。編碼器示意圖編碼器┅┅X0X1Xm-1Z0Z1Zn-12.三位二進(jìn)制編碼器（八線-三線編碼器）設(shè)八個輸入端為I1I8，八種狀態(tài)，與之對應(yīng)的輸出設(shè)為Y1、Y2、Y3，共三位二進(jìn)制數(shù)。n位二進(jìn)制代碼可以表示2n種狀態(tài)，因此可以將2n個信號編成n位二進(jìn)制代碼。1.二進(jìn)制編碼器將一系列信號狀態(tài)編制成二進(jìn)制代碼。輸入8個不同的信號輸出3位二進(jìn)制代碼真值表二-

十進(jìn)制編碼器將十進(jìn)制的十個數(shù)0、1、2···9編成二進(jìn)制代碼的電路稱二

-

十進(jìn)制編碼器，這種二

-

十進(jìn)制代碼稱BCD碼。1．二進(jìn)制代碼的位數(shù)十個數(shù)碼，取n等于4。通常稱為10-4線編碼器。2．列編碼表

4位二進(jìn)制代碼共有十六種狀態(tài)，取任何十種狀態(tài)都可以表示0~9十個數(shù)。

8421編碼是在4位二進(jìn)制代碼的十六種狀態(tài)中，取出前十種狀態(tài)，表示0~9十個數(shù)，后六個狀態(tài)去掉。8421編碼表0

0

0

0

0

0

0

10

0

1

00

0

1

10

1

0

00

1

0

10

1

1

00

1

1

11

0

0

01

0

0

1輸入十進(jìn)制數(shù)輸出Y3Y2Y1Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)8421編碼表0

0

0

0

0