函授《數(shù)字電子技術(shù)及實(shí)驗(yàn)》自學(xué)指導(dǎo)

《數(shù)字電子技術(shù)及實(shí)驗(yàn)》（本科）課程自學(xué)指導(dǎo)一、課程介紹（一）課程中文名稱：數(shù)字電子技術(shù)及實(shí)驗(yàn)（二）課程性質(zhì)：本課程是電氣工程及其自動(dòng)化本科專業(yè)的專業(yè)必修課，也是電子信息工程及其它工學(xué)本科專業(yè)的專業(yè)基礎(chǔ)課。通過本課程的學(xué)習(xí)，應(yīng)掌握數(shù)字電子技術(shù)的基本原理、基本分析與設(shè)計(jì)方法。熟悉中大規(guī)模集成電路應(yīng)用。為各種數(shù)字邏輯系統(tǒng)的分析、設(shè)計(jì)與應(yīng)用打下堅(jiān)實(shí)的基礎(chǔ)。因此本課程在后續(xù)課程中占有很重要的地位。（三）學(xué)分：4學(xué)分,總學(xué)時(shí)128學(xué)時(shí)。其中自學(xué)72學(xué)時(shí)，課程設(shè)計(jì)24學(xué)時(shí)，面授32個(gè)學(xué)時(shí)。（四）授課對(duì)象：高中起點(diǎn)，本科層次（五）教學(xué)目的：本課程的教學(xué)內(nèi)容突出基礎(chǔ)性、應(yīng)用性和實(shí)踐性。旨在通過本課程的學(xué)習(xí)，使學(xué)生達(dá)到：1.理論方面：掌握數(shù)制和碼制的基本概念及相互轉(zhuǎn)換的方法；掌握邏輯事件的基本描述方法；掌握門電路和組合邏輯電路的基本特點(diǎn)以及典型組合邏輯電路的工作原理、分析與設(shè)計(jì)方法；掌握觸發(fā)器和時(shí)序邏輯電路基本特點(diǎn)及典型時(shí)序邏輯電路的工作原理、分析與設(shè)計(jì)方法；掌握編譯碼器、計(jì)數(shù)器、寄存器、存儲(chǔ)器等常用數(shù)字集成電路的特點(diǎn)與使用方法；了解可編程邏輯器件的基本原理；熟悉模-數(shù)和數(shù)-模轉(zhuǎn)換的基本概念和基本電路；了解脈沖整形和定時(shí)電路的基本原理。2.技能方面：能繪制數(shù)字電路原理圖和讀圖；會(huì)設(shè)計(jì)簡單的組合邏輯電路；能分析典型的時(shí)序邏輯電路與綜合應(yīng)用電路；會(huì)制作典型的數(shù)字應(yīng)用電路；能獨(dú)立完成數(shù)字電路的單元實(shí)驗(yàn)和設(shè)計(jì)任務(wù)。（六）教學(xué)大綱：學(xué)習(xí)進(jìn)度安排表根據(jù)課程內(nèi)容及學(xué)時(shí)，以下是學(xué)習(xí)進(jìn)度安排參考表，學(xué)生可根據(jù)自己的學(xué)習(xí)情況作一定的調(diào)整。（一）理論學(xué)習(xí)：學(xué)習(xí)時(shí)限學(xué)習(xí)或完成實(shí)踐的章節(jié)學(xué)習(xí)時(shí)數(shù)備注第1周第一章數(shù)制和碼制1.1概述1.2幾種常用的數(shù)制1.3不同數(shù)制間的轉(zhuǎn)換1.4二進(jìn)制算數(shù)運(yùn)算1.5幾種常用的編碼4第2、3周第二章邏輯代數(shù)基礎(chǔ)2.1概述2.2邏輯代數(shù)中的三種基本運(yùn)算2.3邏輯代數(shù)的基本公式和常用公式2.4邏輯代數(shù)的基本原理2.5邏輯函數(shù)及其表示方法2.6邏輯函數(shù)的化簡方法2.7具有無關(guān)項(xiàng)的邏輯函數(shù)及其化簡8第4周第三章門電路3.1概述3.3CMOS門電路3.5TTL門電路3.8TTL電路與CMOS電路的接口4第5--7周第四章組合邏輯電路4.1概述4.2組合邏輯電路的分析方法和設(shè)計(jì)方法4.3若干常用的組合邏輯電路4.4組合邏輯電路中的競爭－冒險(xiǎn)現(xiàn)象12第8、9周第五章觸發(fā)器5.1概述5.2SR鎖存器5.3電平觸發(fā)的觸發(fā)器5.4脈沖觸發(fā)的觸發(fā)器5.5邊沿觸發(fā)的觸發(fā)器5.6觸發(fā)器的邏輯功能及其描述方法8第10-12周第六章時(shí)序邏輯電路..6.1概述6.2時(shí)序邏輯電路的分析方法6.3若干常用的時(shí)序邏輯電路6.4時(shí)序邏輯電路的設(shè)計(jì)方法12第13周第七章半導(dǎo)體存儲(chǔ)器7.1概述7.2只讀存儲(chǔ)器（ROM）7.3隨機(jī)存儲(chǔ)器（RAM）7.4存儲(chǔ)器容量的擴(kuò)展7.5用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)4第14周第八章可編程邏輯器件8.1概述8.3可編程陣列邏輯（PAL）8.4通用陣列邏輯（GAL）8.5可擦除的可編程邏輯器件（EPLD）8.6復(fù)雜的可編程邏輯器件（CPLD）8.7現(xiàn)場可編程門陣列（FPGA）8.8在系統(tǒng)可編程通用數(shù)字開關(guān)4課程設(shè)計(jì)8學(xué)時(shí)第15、16周第十章脈沖波形的產(chǎn)生和整形10.1概述10.2施密特觸發(fā)器10.3單穩(wěn)態(tài)觸發(fā)器10.4多諧振蕩器10.5555定時(shí)器及其應(yīng)用8課程設(shè)計(jì)8學(xué)時(shí)第17周第十一章數(shù)－模和模－數(shù)轉(zhuǎn)換11.1概述11.2D/A轉(zhuǎn)換器11.3A/D轉(zhuǎn)換器4課程設(shè)計(jì)8學(xué)時(shí)第18周總復(fù)習(xí)4（二）課程設(shè)計(jì)：1、課程設(shè)計(jì)的教學(xué)目的和任務(wù)（1）通過課程設(shè)計(jì)，使學(xué)生能把理論和實(shí)踐結(jié)合起來，增強(qiáng)對(duì)數(shù)字電路的感性認(rèn)識(shí)，進(jìn)一步提高學(xué)生本專業(yè)的實(shí)踐技能；（2）掌握電路的一般設(shè)計(jì)方法，具備初步的獨(dú)立設(shè)計(jì)能力；（3）培養(yǎng)學(xué)生科學(xué)研究能力和勇于實(shí)踐探索不斷創(chuàng)新的科學(xué)精神；（4）提高綜合運(yùn)用所學(xué)的理論知識(shí)獨(dú)立分析和解決問題的能力；（5）為后續(xù)專業(yè)課和為畢業(yè)后進(jìn)入科學(xué)研究領(lǐng)域掌握不斷發(fā)展著的電子技術(shù)打下良好的基礎(chǔ)。2、課程設(shè)計(jì)的主要內(nèi)容（1）設(shè)計(jì)題目：學(xué)生自擬或教師命題；（2）查閱有關(guān)資料，畫出電路框圖；（3）根據(jù)畫出的電路框圖，選定電子元器件并進(jìn)行計(jì)算機(jī)仿真實(shí)現(xiàn)電路；（4）對(duì)電路作實(shí)驗(yàn)調(diào)試；（5）編寫課程設(shè)計(jì)報(bào)告。3、課程設(shè)計(jì)的基本教學(xué)要求（1）鞏固和加深對(duì)數(shù)字電路基本知識(shí)的理解，提高綜合運(yùn)用課程知識(shí)的能力。（2）培養(yǎng)學(xué)生自學(xué)參考書籍，查閱手冊(cè)、圖表和文獻(xiàn)資料的能力。（3）通過實(shí)際課程設(shè)計(jì)，初步掌握簡單軟件的分析方法和設(shè)計(jì)方法。（4）了解與課程有關(guān)的工程技術(shù)規(guī)范，能正確解釋和分析實(shí)驗(yàn)結(jié)果。（5）題目命題應(yīng)具有足夠的工作量。4、課程設(shè)計(jì)報(bào)告的規(guī)范課程設(shè)計(jì)報(bào)告要求規(guī)范書寫。應(yīng)當(dāng)包括如下幾個(gè)部分：（1）設(shè)計(jì)題目（2）設(shè)計(jì)目的及要求：描述該設(shè)計(jì)任務(wù)所要達(dá)到的目標(biāo)和要求。（3）設(shè)計(jì)內(nèi)容及基本要求：描述該設(shè)計(jì)任務(wù)的具體內(nèi)容并給出應(yīng)達(dá)到的具體的要求。（4）采用的設(shè)計(jì)方法、設(shè)計(jì)技術(shù)路線：給出本任務(wù)的總體安排和進(jìn)度、采用的設(shè)計(jì)方法和步驟以及任務(wù)流程圖、可能遇到的問題和解決的方法（5）設(shè)計(jì)成果及總結(jié)分析：給出程序清單、測試數(shù)據(jù)、指定的功能模塊說明、設(shè)計(jì)說明。描述解決相應(yīng)問題算法的設(shè)計(jì)思想。5、成績?cè)u(píng)定標(biāo)準(zhǔn)課程設(shè)計(jì)成績?cè)u(píng)分標(biāo)準(zhǔn)：（1）方案設(shè)計(jì)情況25%；（2）電路設(shè)計(jì)能力25%；（3）安裝、調(diào)試與測試結(jié)果25%；（4）答辯情況15%；（5）設(shè)計(jì)報(bào)告15%6、課程設(shè)計(jì)時(shí)間安排：13周開始，17周驗(yàn)收，并進(jìn)行成績?cè)u(píng)定。學(xué)習(xí)重、難點(diǎn)各章重點(diǎn)和難點(diǎn)，主要內(nèi)容及要求：第一章數(shù)制和碼制重點(diǎn)和難點(diǎn)：掌握二進(jìn)制、十六進(jìn)制、十進(jìn)制及相互轉(zhuǎn)換；掌握8421BCD碼、補(bǔ)碼，了解ASCII碼；第二章邏輯代數(shù)基礎(chǔ)重點(diǎn)和難點(diǎn)：邏輯函數(shù)的化簡。主要內(nèi)容及要求：掌握邏輯代數(shù)的基本運(yùn)算及門：與、或、非，常用復(fù)合邏輯運(yùn)算及門：與非、或非、異或、同或、與或非；熟悉邏輯代數(shù)的基本定律與基本定理；掌握邏輯函數(shù)的表示方法：真值表、卡諾圖、表達(dá)式（代數(shù)表達(dá)式及最小項(xiàng)表達(dá)式）、邏輯圖。掌握邏輯函數(shù)的化簡與變換：公式法、卡諾圖法第三章門電路重點(diǎn)和難點(diǎn)：門電路是各種數(shù)字電路及數(shù)字系統(tǒng)的基本邏輯單元。重點(diǎn)應(yīng)放在它們的外部特性上，即它們的邏輯功能和外部電氣特性（包括電壓傳輸特性、輸入特性、輸出特性和動(dòng)態(tài)特性等）。介紹門電路的內(nèi)部結(jié)構(gòu)（著重于輸入級(jí)和輸出級(jí)）和工作原理的目的在于幫助讀者加深對(duì)器件外部特性的理解，以便更好地運(yùn)用這些外特性。為便于合理選擇和正確使用數(shù)字集成器件，必須熟悉它們的主要參數(shù)，如輸入、輸出高低電平時(shí)的電壓、電流范圍、噪聲容限、扇出系數(shù)、平均傳輸延遲時(shí)間及功耗等。主要內(nèi)容及要求：要求掌握TTL、CMOS門電路的邏輯功能（普通門、OC門、OD門、TSL、TG、SW）、特性，參數(shù)和使用方法；理解門電路的工作原理。第四章組合邏輯電路重點(diǎn)和難點(diǎn)：常用組合邏輯器件（編碼器、譯碼器、數(shù)據(jù)選擇器、全加器及比較器）的應(yīng)用是重點(diǎn)。在了解常用組合邏輯器件的邏輯功能時(shí)，應(yīng)重點(diǎn)了解這些邏輯器件上的控制端的功能。

能夠根據(jù)器件的功能表正確合理地運(yùn)用這些控制端，最大限度地發(fā)揮作用器件的潛力，設(shè)計(jì)出任何其他邏輯功能的組合電路。主要內(nèi)容及要求：要求掌握組合邏輯電路的特點(diǎn)及基本分析與設(shè)計(jì)方法；理解常用組合邏輯器件：編碼器、譯碼器、數(shù)據(jù)選擇器、全加器及比較器的工作原理；掌握其邏輯功能及其功能擴(kuò)展，并會(huì)用常用組合邏輯器件構(gòu)成函數(shù)發(fā)生器和數(shù)據(jù)分配器；了解組合邏輯電路競爭冒險(xiǎn)現(xiàn)象及消除方法。第五章觸發(fā)器重點(diǎn)和難點(diǎn)：觸發(fā)器是具有記憶功能的基本邏輯單元。重點(diǎn)是明確觸發(fā)器的電路結(jié)構(gòu)和邏輯功能的關(guān)系；同一種邏輯功能的觸發(fā)器可以用不同的電路結(jié)構(gòu)實(shí)現(xiàn)，同一種電路結(jié)構(gòu)的觸發(fā)器可以做成不同的邏輯功能；觸發(fā)器的電路結(jié)構(gòu)不同，其觸發(fā)方式不同。要正確選用觸發(fā)器，不僅需要知道它的邏輯功能，還必須知道它的觸發(fā)方式。主要內(nèi)容及要求：掌握RS、JK、D、T觸發(fā)器的邏輯功能及描述方法：特性表、特性方程、狀態(tài)轉(zhuǎn)換圖、邏輯圖；掌握觸發(fā)器的觸發(fā)方式：基本RS觸發(fā)器、同步觸發(fā)器、主從觸發(fā)器和邊沿觸發(fā)器；理解觸發(fā)器的工作原理及次態(tài)卡諾圖。第六章時(shí)序邏輯電路重點(diǎn)和難點(diǎn)：常用時(shí)序邏輯功能器件的應(yīng)用是重點(diǎn)。了解寄存器、移位寄存器及計(jì)數(shù)器等邏輯功能時(shí)，重點(diǎn)了解這些邏輯器件上控制端的功能，能夠根據(jù)器件的功能表，正確合理地運(yùn)用這些控制端，最大限度地發(fā)揮所用器件的潛力，設(shè)計(jì)出任何其他邏輯功能的時(shí)序電路。主要內(nèi)容及要求：掌握幾種典型、常用時(shí)序邏輯功能器件的邏輯功能及功能擴(kuò)展，能判別同步時(shí)序及異步時(shí)序；掌握時(shí)序邏輯邏輯功能的描述方法：方程組（狀態(tài)方程、驅(qū)動(dòng)方程、輸出方程）、狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖、邏輯圖及基本分析方法，會(huì)分析同步時(shí)序邏輯電路，判斷其能否自啟動(dòng)；掌握同步計(jì)數(shù)器的邏輯功能及功能擴(kuò)展，會(huì)構(gòu)成任意進(jìn)制計(jì)數(shù)器及環(huán)形、扭環(huán)計(jì)數(shù)器；了解時(shí)序邏輯電路的復(fù)合卡諾圖、時(shí)序圖、同步時(shí)序邏輯的基本設(shè)計(jì)過程及常用時(shí)序邏輯電路的工作原理。第七章半導(dǎo)體存儲(chǔ)器重點(diǎn)和難點(diǎn)：存儲(chǔ)器容量擴(kuò)展是本章重點(diǎn)。RAM的重點(diǎn)是“存儲(chǔ)單元”、“字”、“位”、“地址”、“地址單元”等基本概念，存儲(chǔ)器的讀/寫控制；ROM的重點(diǎn)是各類ROM的特點(diǎn)，特別是可編程的概念。主要內(nèi)容及要求：掌握ROM、RAM的邏輯功能、特點(diǎn)及使用方法；會(huì)合理選用半導(dǎo)體存儲(chǔ)器、擴(kuò)展存儲(chǔ)容量及用存儲(chǔ)器設(shè)計(jì)簡單的組合邏輯電路；理解半導(dǎo)體存儲(chǔ)器的工作原理。第八章可編程邏輯器件重點(diǎn)和難點(diǎn)：可編程邏輯器件（PLD）；復(fù)雜的可編程邏輯器件（CPLD）；現(xiàn)場可編程門陣列（FPGA）。主要內(nèi)容及要求：熟悉各類可編程邏輯器件的結(jié)構(gòu)、工作原理和使用方法，了解可編程邏輯陣列PLA功能及其實(shí)現(xiàn)組合邏輯函數(shù)的應(yīng)用。第十章脈沖波形的產(chǎn)生和整形重點(diǎn)和難點(diǎn)：555定時(shí)器在脈沖波形的產(chǎn)生與變換方面的應(yīng)用是本章的重點(diǎn)。多諧振蕩器是直接產(chǎn)生矩形脈沖波形的基本單元電路，單穩(wěn)態(tài)觸發(fā)器和施密特電路是最常用的兩種波形變換電路。對(duì)于這幾種電路，應(yīng)重點(diǎn)了解其特點(diǎn)、波形分析法、參數(shù)計(jì)算及基本應(yīng)用。施密特電路是門而不是觸發(fā)器；波形分析法的關(guān)鍵在于通過對(duì)電路工作過程的分析，正確地畫出電路各點(diǎn)的電壓波形，找出決定電路狀態(tài)發(fā)生轉(zhuǎn)換的控制電壓。主要內(nèi)容及要求：掌握集成施密特電路、單穩(wěn)態(tài)觸發(fā)器的邏輯功能；理解555定時(shí)器的工作原理，石英晶體多諧振蕩器及由施密特IC構(gòu)成的單穩(wěn)態(tài)觸發(fā)器及多諧振蕩器；掌握555定時(shí)器的邏輯功能及由其組成施密特電路、單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器的方法及外接元件參數(shù)的計(jì)算。第十一章數(shù)－模和模－數(shù)轉(zhuǎn)換重點(diǎn)和難點(diǎn)：目前A/D、D/A轉(zhuǎn)換器的類型很多，應(yīng)著重理解A/D、D/A轉(zhuǎn)換的基本思想、共性及其特點(diǎn)。主要內(nèi)容及要求：掌握A/D轉(zhuǎn)換的一般工作過程：取樣保持、量化編碼。理解倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器、并行比較A/D轉(zhuǎn)換器、逐次比較A/D轉(zhuǎn)換器和雙積分型A/D轉(zhuǎn)換器的工作原理、特點(diǎn)及D/A和A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)。了解電流型D/A轉(zhuǎn)換器、常用集成采樣保持器件。學(xué)習(xí)媒體介紹教材：數(shù)字電子技術(shù)基礎(chǔ)（第五版）閻石主編高等教育出版社；參考書目：本學(xué)科自學(xué)指導(dǎo)推薦或由授課教師指定；電子資料：教學(xué)大綱、電子教案、習(xí)題及模擬試題；網(wǎng)絡(luò)資源：相關(guān)課程的電子教案、習(xí)題、試題、視頻等。網(wǎng)上資源及網(wǎng)上教學(xué)活動(dòng)信息（一）網(wǎng)絡(luò)資源：相關(guān)課程的電子教案、習(xí)題、試題、視頻等。（二）網(wǎng)上答疑：教師與學(xué)員電子郵件非實(shí)時(shí)交流或QQ實(shí)時(shí)交流。成績的評(píng)定（1）本課程的考核成績?yōu)椋浩綍r(shí)成績+課程設(shè)計(jì)成績+期末考試成績（2）平時(shí)作業(yè)要求：學(xué)員應(yīng)完成任課教師布置的作業(yè)（共4次），并交教師批改，但從教學(xué)大綱和學(xué)習(xí)效果考慮，建議學(xué)員盡量完成教材上相關(guān)的作業(yè)。平時(shí)成績主要由面授考勤、平時(shí)作業(yè)（每學(xué)期不少于四次）組成，平時(shí)成績以百分制計(jì)算，占課程總成績的30%。（3）課程設(shè)計(jì)成績以百分制計(jì)算，占課程總成績的20%。（3）期末考試采用閉卷考試形式，題型參考模擬試題，成績以百分制計(jì)算，占課程總成績的50%。作業(yè)（一）選擇題1．一位十六進(jìn)制數(shù)可以用位二進(jìn)制數(shù)來表示。A.１B.２C.４D.2．十進(jìn)制數(shù)25用8421BCD碼表示為。A.10101B.00100101C.100101D.101013．與十進(jìn)制數(shù)（53.5）10等值的數(shù)或代碼為。A.(01010011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)4．與八進(jìn)制數(shù)(47.3)8等值的數(shù)為：A.(100111.011)2B.(27.6)16C.(27.3)16D.(100111.11)5.常用的BCD碼有。A.奇偶校驗(yàn)碼B.格雷碼C.8421碼D.余6．與模擬電路相比，數(shù)字電路主要的優(yōu)點(diǎn)有。A.容易設(shè)計(jì)B.通用性強(qiáng)C.保密性好D.抗干擾能力強(qiáng)7.以下表達(dá)式中符合邏輯運(yùn)算法則的是。A.C·C=C2B.1+1=10C.0<1D.A+1=18.當(dāng)邏輯函數(shù)有n個(gè)變量時(shí)，共有個(gè)取值組合？A.nB.2nC.n2D.2n9.邏輯函數(shù)的表示方法中具有唯一性的是。A.真值表B.表達(dá)式C.邏輯圖D.卡諾圖10.邏輯函數(shù)F==。A.BB.AC.D.11．A+BC=。A.A+BB.A+CC.（A+B）（A+C）D.B+C12．在何種輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯0。A．全部輸入是0B.任一輸入是0C.僅一輸入是0D.13．在何種輸入情況下，“或非”運(yùn)算的結(jié)果是邏輯0。A．全部輸入是0B.全部輸入是1C.任一輸入為0，其他輸入為1判斷題（正確打√，錯(cuò)誤的打×）1．格雷碼具有任何兩個(gè)相鄰碼之間只有一位碼元不同的特性。（）2．在時(shí)間和幅度上都斷續(xù)變化的信號(hào)是數(shù)字信號(hào)，語音信號(hào)不是數(shù)字信號(hào)。（）3．異或運(yùn)算與同或運(yùn)算在邏輯上互為反函數(shù)。（）。4．若兩個(gè)函數(shù)具有相同的真值表，則兩個(gè)邏輯函數(shù)必然相等。（）。5．因?yàn)檫壿嫳磉_(dá)式A+B+AB=A+B成立，所以AB=0成立。（）6．邏輯函數(shù)兩次求反則還原，邏輯函數(shù)的對(duì)偶式再作對(duì)偶變換也還原為它本身。（）7．邏輯函數(shù)Y=A+B+C+B已是最簡與或表達(dá)式。（）填空題數(shù)字信號(hào)的特點(diǎn)是在上和上都是斷續(xù)變化的，其高電平和低電平常用和來表示。分析數(shù)字電路的主要工具是，數(shù)字電路又稱作。在數(shù)字電路中，常用的計(jì)數(shù)制除十進(jìn)制外，還有、、。常用的BCD碼有、、、等。常用的可靠性代碼有、等。（10110010.1011）2=()8=()16(35.4)8=（）2=()10=()16=()8421BCD(5E.C)16=（）2=()8=()10=()8421BCD(01111000)8421BCD=（）2=()8=()10=()169.邏輯代數(shù)又稱為代數(shù)。最基本的邏輯關(guān)系有、、三種。常用的幾種導(dǎo)出的邏輯運(yùn)算為、、、、。10.邏輯函數(shù)的常用表示方法有、、。11.邏輯代數(shù)中與普通代數(shù)相似的定律有、、。摩根定律又稱為。12.邏輯代數(shù)的三個(gè)重要規(guī)則是、、。13．邏輯函數(shù)F=+B+D的反函數(shù)=。14．邏輯函數(shù)F=A（B+C）·1的對(duì)偶函數(shù)是。15．邏輯函數(shù)F=+A+B+C+D=。16．邏輯函數(shù)F==。17．已知函數(shù)的對(duì)偶式為+，則它的原函數(shù)為。四.用真值表證明下列等式.1.A+BC=(A+B)(A+C)2.BC+AC+AB=BC+AC+AB3.=ABC+4.AB+BC+AC=(A+B)(B+C)(A+C)5.ABC+++=1五．用公式法化簡下列各式1.F=A+AB+ABC+BC+B2.F=AC+D+A3.F=(A+B)(A+B+C)(+C)(B+C+D)4.F=六.用卡諾圖化簡下列邏輯函數(shù)1、Y（A，B，C）=∑m(0,3,4,7)2、Y（A，B，C）=∑m(0,1,2,3,6,7)3、Y（A，B，C,D）=∑m(1,3,8,9,10,11,14,15)4、F=5、Ｆ=+ＡＣ+Ａ+Ｃ七.用卡諾圖將下列含有無關(guān)項(xiàng)的邏輯函數(shù)化簡為最簡“與或”式和最簡“或與”式。(1)F=∑m(0,1,5,7,8,11,14)+∑d(3,9,15)(2)F=∑m(1,2,5,6,10,11,12,15)+∑d(3,7,8,14)(3)F=AB+A+C+AC,變量A,B,C,D不可能出現(xiàn)相同的取值(4)F=+ABC+C,約束條件A⊕B=0作業(yè)（二）選擇題1.以下電路中可以實(shí)現(xiàn)“線與”功能的是。A.與非門B.三態(tài)輸出門C.集電極開路門D.或非門2．以下電路中常用于總線應(yīng)用的是。A.TS門B.OC門C.OD門D.CMOS與非門3．邏輯表達(dá)式Y(jié)=AB可以用實(shí)現(xiàn)。A.或門B.非門C.與門D.異或門4．TTL電路在正邏輯系統(tǒng)中，以下各種輸入中相當(dāng)于輸入邏輯“0”A.懸空B.通過電阻2.7kΩ接電源C.通過電阻2.7kΩ接地D.通過電阻510Ω接地5．若在編碼器中有50個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)為位。A.5B.6C.6.一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有個(gè)。A.1B.2C.7．函數(shù)，當(dāng)變量的取值為時(shí)，將出現(xiàn)冒險(xiǎn)現(xiàn)象。A.B=C=1B.B=C=0C.A=1，C=0D.8．在下列邏輯電路中，不是組合邏輯電路的有。A.譯碼器B.編碼器C.全加器D.寄存器9．八路數(shù)據(jù)分配器，其地址輸入端有個(gè)。A.1B.2C.3D.410．組合邏輯電路消除競爭冒險(xiǎn)的方法有。修改邏輯設(shè)計(jì)B.在輸出端接入濾波電容C.后級(jí)加緩沖電路D.屏蔽輸入信號(hào)的尖峰干擾11．用三線-八線譯碼器74LS138實(shí)現(xiàn)原碼輸出的8路數(shù)據(jù)分配器，應(yīng)。A.=1，=D，=0B.=1，=D，=DC.=1，=0，=DD.=D，=0，=012．用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)Y=，應(yīng)使。A.D0=D2=0，D1=D3=1B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1D.D0=D1=1，D2=D3=013．用三線-八線譯碼器74LS138和輔助門電路實(shí)現(xiàn)邏輯函數(shù)Y=，應(yīng)。A.用與非門，Y=B.用與門，Y=C.用或門，Y=D.用或門，Y=判斷題（正確打√，錯(cuò)誤的打×）1．TTL與非門的多余輸入端可以接固定高電平。（）2．當(dāng)TTL與非門的輸入端懸空時(shí)相當(dāng)于輸入為邏輯1。（）3．普通的邏輯門電路的輸出端不可以并聯(lián)在一起，否則可能會(huì)損壞器件。（）4．兩輸入端四與非門器件74LS00與7400的邏輯功能完全相同。（）5．CMOS或非門與TTL或非門的邏輯功能完全相同。（）6．三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（）7．CMOSOD門（漏極開路門）的輸出端可以直接相連，實(shí)現(xiàn)線與。（）8．TTLOC門（集電極開路門）的輸出端可以直接相連，實(shí)現(xiàn)線與。（）9.優(yōu)先編碼器的編碼信號(hào)是相互排斥的，不允許多個(gè)編碼信號(hào)同時(shí)有效。（）10.編碼與譯碼是互逆的過程。（）11.二進(jìn)制譯碼器相當(dāng)于是一個(gè)最小項(xiàng)發(fā)生器，便于實(shí)現(xiàn)組合邏輯電路。（）12.共陰接法發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅(qū)動(dòng)。（）13.數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互為逆過程。（）14.組合邏輯電路中產(chǎn)生競爭冒險(xiǎn)的主要原因是輸入信號(hào)受到尖峰干擾。（）填空題1．OC門稱為門，多個(gè)OC門輸出端并聯(lián)到一起可實(shí)現(xiàn)功能。2.三態(tài)門的三個(gè)狀態(tài)是：、、。3．半導(dǎo)體發(fā)光二極管數(shù)碼顯示器的內(nèi)部接法有兩種形式：共接法和共接法。四、寫出下列各圖的輸出函數(shù)。(a)(b)(C)(d)(e)(f)分析題：1、分析右圖電路的邏輯功能，寫出Y1、、Y2的邏輯函數(shù)式，列出真值表，指出電路完成什么邏輯功能。2、寫出右圖中Z1、Z2、Z3的邏輯函數(shù)式，并化簡為最簡的與-或表達(dá)式。74LS42為二-十進(jìn)制譯碼器。當(dāng)輸入信號(hào)A3A2A1A0為0000～1001這10種狀態(tài)時(shí)，輸出端從3、分析下圖電路，寫出輸出Z的邏輯函數(shù)式，并化簡。CC4512為8選1數(shù)據(jù)選擇器，它的邏輯功能表如下所示。CC4512的功能表六、設(shè)計(jì)題：1、用與非門設(shè)計(jì)四變量的多數(shù)表決電路。當(dāng)輸入變量A、B、C、D有3個(gè)或3個(gè)以上為1時(shí)輸出為1，輸入為其他狀態(tài)時(shí)輸出為0。2、試用兩片雙4選1數(shù)據(jù)選擇器74LS153和3線-8線譯碼器74LS138接成16選1數(shù)據(jù)選擇器。3、試畫出用4片8線-3線優(yōu)先編碼器74LS148組成32線-5線優(yōu)先編碼器的邏輯圖。允許附加必要的門電路。4、用8選1數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)邏輯函數(shù)5、試用并行四位加法器74LS283連接成將余三碼轉(zhuǎn)換成8421BCD代碼的轉(zhuǎn)換電路作業(yè)（三）選擇題1．在下列觸發(fā)器中，有約束條件的是。A.主從JK觸發(fā)器B.D觸發(fā)器C.同步RS觸發(fā)器D.邊沿D觸發(fā)器2．一個(gè)觸發(fā)器可記錄一位二進(jìn)制代碼，它有個(gè)穩(wěn)態(tài)。A.0B.1C.2D.3．存儲(chǔ)8位二進(jìn)制信息要個(gè)觸發(fā)器。A.2B.3C.44．對(duì)于T觸發(fā)器，若原態(tài)Qn=0，欲使新態(tài)Qn+1=1，應(yīng)使輸入T=。A.0B.1C.Q5．對(duì)于D觸發(fā)器，欲使Qn+1=Qn，應(yīng)使輸入D=。A.0B.1C.Q6．對(duì)于JK觸發(fā)器，若J=K，則可完成觸發(fā)器的邏輯功能。A.RSB.DC.TD.Tˊ7．欲使JK觸發(fā)器按Qn+1=Qn工作，可使JK觸發(fā)器的輸入端。A.J=K=0B.J=Q,K=C.J=,K=QD.J=Q,K=08．下列觸發(fā)器中，克服了空翻現(xiàn)象的有。A.邊沿D觸發(fā)器B.主從RS觸發(fā)器C.同步RS觸發(fā)器D.主從JK觸發(fā)器9．描述觸發(fā)器的邏輯功能的方法有。A.狀態(tài)轉(zhuǎn)換真值表B.特性方程C.狀態(tài)轉(zhuǎn)換圖D.狀態(tài)轉(zhuǎn)換卡諾圖10．為實(shí)現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使。A.J=D,K=B.K=D,J=C.J=K=DD.J=K=11.下列邏輯電路中為時(shí)序邏輯電路的是。A.譯碼器B.加法器C.計(jì)數(shù)器D.數(shù)據(jù)選擇器12.N個(gè)觸發(fā)器可以構(gòu)成最大計(jì)數(shù)長度（進(jìn)制數(shù)）為的計(jì)數(shù)器。A.NB.2C.N213．8位移位寄存器，串行輸入時(shí)經(jīng)個(gè)脈沖后，8位數(shù)碼全部移入寄存器中。A.1B.2C.414．用二進(jìn)制異步計(jì)數(shù)器從0做加法，計(jì)到十進(jìn)制數(shù)178，則最少需要個(gè)觸發(fā)器。A.2B.6C.715．某移位寄存器的時(shí)鐘脈沖頻率為100KHZ，欲將存放在該寄存器中的數(shù)左移8位，完成該操作需要時(shí)間。A.10μSB.80μSC.100μSD.800ms16.若用JK觸發(fā)器來實(shí)現(xiàn)特性方程為，則JK端的方程為。A.J=AB，K=B.J=AB，K=C.J=，K=ABD.J=，K=AB二、判斷題（正確打√，錯(cuò)誤的打×）1、D觸發(fā)器的特性方程為Qn+1=D，與Qn無關(guān)，所以它沒有記憶功能。（）2、RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入。（）3、同步觸發(fā)器存在空翻現(xiàn)象，而邊沿觸發(fā)器和主從觸發(fā)器克服了空翻。（）主從JK觸發(fā)器、邊沿JK觸發(fā)器和同步JK觸發(fā)器的邏輯功能完全相同。（）若要實(shí)現(xiàn)一個(gè)可暫停的一位二進(jìn)制計(jì)數(shù)器，控制信號(hào)A=0計(jì)數(shù)，A=1保持，可選用T觸發(fā)器，且令T=A。（）由兩個(gè)TTL或非門構(gòu)成的基本RS觸發(fā)器，當(dāng)R=S=0時(shí)，觸發(fā)器的狀態(tài)為不定。對(duì)邊沿JK觸發(fā)器，在CP為高電平期間，當(dāng)J=K=1時(shí)，狀態(tài)會(huì)翻轉(zhuǎn)一次。（）8、同步時(shí)序電路具有統(tǒng)一的時(shí)鐘CP控制。（）9、異步時(shí)序電路的各級(jí)觸發(fā)器類型不同。（）10、環(huán)形計(jì)數(shù)器在每個(gè)時(shí)鐘脈沖CP作用時(shí)，僅有一位觸發(fā)器發(fā)生狀態(tài)更新。（）11、計(jì)數(shù)器的模是指構(gòu)成計(jì)數(shù)器的觸發(fā)器的個(gè)數(shù)。（）12、計(jì)數(shù)器的模是指對(duì)輸入的計(jì)數(shù)脈沖的個(gè)數(shù)。（）13、利用反饋歸零法獲得N進(jìn)制計(jì)數(shù)器時(shí)，若為異步置零方式，則狀態(tài)SN只是短暫的過渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。（）三、填空題1．觸發(fā)器有個(gè)穩(wěn)態(tài)，存儲(chǔ)8位二進(jìn)制信息要個(gè)觸發(fā)器。2．一個(gè)基本RS觸發(fā)器在正常工作時(shí)，它的約束條件是+=1，則它不允許輸入=且=的信號(hào)。3．觸發(fā)器有兩個(gè)互補(bǔ)的輸出端Q、，一般觸發(fā)器的狀態(tài)指的是端的狀態(tài)。4．一個(gè)基本RS觸發(fā)器在正常工作時(shí)，不允許輸入R=S=1的信號(hào)，因此它的約束條件是。5．在一個(gè)CP脈沖作用下，引起觸發(fā)器兩次或多次翻轉(zhuǎn)的現(xiàn)象稱為觸發(fā)器的，觸發(fā)方式為式或式的觸發(fā)器不會(huì)出現(xiàn)這種現(xiàn)象。6．寄存器按照功能不同可分為兩類：寄存器和寄存器。7．?dāng)?shù)字電路按照是否有記憶功能通?？煞譃閮深悾?、。8．時(shí)序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時(shí)鐘控制分為時(shí)序電路和時(shí)序電路。四、分析題：1、分析下圖所示時(shí)序電路寫出各觸發(fā)器的驅(qū)動(dòng)方程寫出各觸發(fā)器的狀態(tài)方程寫出狀態(tài)轉(zhuǎn)換表和狀態(tài)轉(zhuǎn)換圖（初始狀態(tài)Q3Q2Q1=000）畫出波形圖，并指出電路邏輯功能J1J1K1Q1Q1J2KQ2Q2J3K3Q3Q3CP&&&QQ3CPQ2Q12、下圖是一個(gè)實(shí)現(xiàn)串行加法的電路圖，被加數(shù)11011及加數(shù)10111已分別存入二個(gè)五位被加數(shù)和加數(shù)移位寄存器中。試分析并畫出在六個(gè)時(shí)鐘脈沖作用下全加器輸出Si端、進(jìn)位觸發(fā)器Q端以及和數(shù)移位寄存器中左邊第一位寄存單元的輸出波形(要求時(shí)間一一對(duì)應(yīng))。3、畫出如圖所示同步時(shí)序電路的Q0、Q1、Z端的時(shí)序圖。4、如下圖所示電路，假設(shè)兩個(gè)觸發(fā)器的初始狀態(tài)均為0態(tài)，根據(jù)輸入的波形畫出輸出波形，說明是模為多少的計(jì)數(shù)器。

五、設(shè)計(jì)題1、中規(guī)模同步四位二進(jìn)制計(jì)數(shù)器(74LS161)的功能表和引腳圖分別如下所示，（1）請(qǐng)用置零法設(shè)計(jì)一個(gè)七進(jìn)制加法計(jì)數(shù)器，其狀態(tài)轉(zhuǎn)換要求如圖題(b)所示。（2）試用一片74LS161及圖(c)電路設(shè)計(jì)成一個(gè)能自動(dòng)完成加、減循環(huán)計(jì)數(shù)的計(jì)數(shù)器。即能從000加到111，再從111減到000循環(huán)。74LS161功能表×0×××××××0000↑10×××110×××××保持×11×0××××↑1101××××計(jì)數(shù)2、中規(guī)模同步四位二進(jìn)制計(jì)數(shù)器(74LS161)，分別用置數(shù)法和反饋清零法實(shí)現(xiàn)100進(jìn)制加法計(jì)數(shù)。作業(yè)（四）選擇題1．要構(gòu)成容量為4K×8的RAM，需要片容量為256×4的RAM。A.2B.4C.82．隨機(jī)存取存儲(chǔ)器具有功能。A.讀/寫B(tài).無讀/寫C.只讀D.只寫3．只讀存儲(chǔ)器ROM在運(yùn)行時(shí)具有功能。A.讀/無寫B(tài).無讀/寫C.讀/寫D.無讀/無寫4．只讀存儲(chǔ)器ROM中的內(nèi)容，當(dāng)電源斷掉后又接通，存儲(chǔ)器中的內(nèi)容。A.全部改變B.全部為0C.不可預(yù)料D5．隨機(jī)存取存儲(chǔ)器RAM中的內(nèi)容，當(dāng)電源斷掉后又接通，存儲(chǔ)器中的內(nèi)容。A.全部改變B.全部為1C.不確定D6．用若干RAM實(shí)現(xiàn)位擴(kuò)展時(shí)，其方法是將相應(yīng)地并聯(lián)在一起。A.地址線B.數(shù)據(jù)線C.片選信號(hào)線D.讀/寫線7．PLD器件的基本結(jié)構(gòu)組成是。與陣列B.或陣列C.與陣列和或陣列D.輸出電路8．矩形脈沖信號(hào)的參數(shù)有。A.周期B.占空比C.脈寬D.掃描期9.具有脈沖整形的電路是。A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器D.計(jì)數(shù)器10．多諧振蕩器可產(chǎn)生。A.正弦波B.矩形脈沖C.三角波D.鋸齒波11．石英晶體多諧振蕩器的突出優(yōu)點(diǎn)是。A.速度高B.電路簡單C.振蕩頻率穩(wěn)定D.輸出波形邊沿陡峭12．用555定時(shí)器組成施密特觸發(fā)器，當(dāng)輸入控制端CO外接10V電壓時(shí)，回差電壓為。A.3.33VB.5VC.6.66VD13．一個(gè)無符號(hào)8位數(shù)字量輸入的DAC，其分辨率為位。A.1B.3C.414．一個(gè)無符號(hào)10位數(shù)字輸入的DAC，其輸出電平的級(jí)數(shù)為。A.4B.10C.1024D15．為使采樣輸出信號(hào)不失真地代表輸入模擬信號(hào)，采樣頻率和輸入模擬信號(hào)的最高頻率的關(guān)系是。A.≥B.≤C.≥2D.≤216．將一個(gè)時(shí)間上連續(xù)變化的模擬量轉(zhuǎn)換為時(shí)間上斷續(xù)（離散）的模擬量的過程稱為。A.采樣B.量化C.保持D.編碼17．用二進(jìn)制碼表示指定離散電平的過程稱為。A.采樣B.量化C.保持D.編碼18．將幅值上、時(shí)間上離散的階梯電平統(tǒng)一歸并到最鄰近的指定電平的過程稱為。A.采樣B.量化C.保持D.編碼19．若某ADC取量化單位△=，并規(guī)定對(duì)于輸入電壓，在0≤＜時(shí)，認(rèn)為輸入的模擬電壓為0V，輸出的二進(jìn)制數(shù)為000，則≤＜時(shí)，輸出的二進(jìn)制數(shù)為。A.001B.101C.110二、判斷題（正確打√，錯(cuò)誤的打×）實(shí)際中，常以字?jǐn)?shù)和位數(shù)的乘積表示存儲(chǔ)容量。（）RAM由若干位存儲(chǔ)單元組成，每個(gè)存儲(chǔ)單元可存放一位二進(jìn)制信息。（）用2片容量為16K×8的RAM構(gòu)成容量為32K×8的RAM是位擴(kuò)展。（）所有的半導(dǎo)體存儲(chǔ)器在運(yùn)行時(shí)都具有讀和寫的功能。（）ROM和RAM中存入的信息在電源斷掉后都不會(huì)丟失。（）RAM中的信息，當(dāng)電源斷掉后又接通，則原存的信息不會(huì)改變。（）存儲(chǔ)器字?jǐn)?shù)的擴(kuò)展可以利用外加譯碼器控制數(shù)個(gè)芯片的片選輸入端來實(shí)現(xiàn)。（）方波的占空比為0.5。（）施密特觸發(fā)器可用于將三角波變換成正弦波。（）石英晶體多諧振蕩器的振蕩頻率與電路中的R、C成正比。（）單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時(shí)間與輸入觸發(fā)脈沖寬度成正比。（）單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)維持時(shí)間用tW表示，與電路中RC成正比。（）采用不可重觸發(fā)單穩(wěn)態(tài)觸發(fā)器時(shí)，若在觸發(fā)器進(jìn)入暫穩(wěn)態(tài)期間再次受到觸發(fā)，輸出脈寬可在此前暫穩(wěn)態(tài)時(shí)間的基礎(chǔ)上再展寬tW。（）權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的電路簡單且便于集成工藝制造，因此被廣泛使用。（）D/A轉(zhuǎn)換器的最大輸出電壓的絕對(duì)值可達(dá)到基準(zhǔn)電壓VREF。（）D/A轉(zhuǎn)換器的位數(shù)越多，能夠分辨的最小輸出電壓變化量就越小。（）D/A轉(zhuǎn)換器的位數(shù)越多，轉(zhuǎn)換精度越高。（）A/D轉(zhuǎn)換器的二進(jìn)制數(shù)的位數(shù)越多，量化單位△越小。（）A/D轉(zhuǎn)換器的二進(jìn)制數(shù)的位數(shù)越多，量化級(jí)分得越多，量化誤差就可以減小到0。（）雙積分型A/D轉(zhuǎn)換器的轉(zhuǎn)換精度高、抗干擾能力強(qiáng)，因此常用于數(shù)字式儀表中。（）三、填空題1．存儲(chǔ)器的和是反映系統(tǒng)性能的兩個(gè)重要指標(biāo)。2.描述脈沖波形的主要參數(shù)有、、、、、、。3．施密特觸發(fā)器具有現(xiàn)象，又稱特性；單穩(wěn)觸發(fā)器最重要的參數(shù)為。4．常見的脈沖產(chǎn)生電路有，常見的脈沖整形電路有、。5．為了實(shí)現(xiàn)高的頻率穩(wěn)定度，常采用振蕩器；單穩(wěn)態(tài)觸發(fā)器受到外觸發(fā)時(shí)進(jìn)入態(tài)。6．將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，需要經(jīng)過、、、四個(gè)過程。模擬題A一、填空題(每空1分，共20分)MACROBUTTONAcceptAllChangesInDoc1、（10110010.1011）2=()8=()16。2、觸發(fā)器按照邏輯功能的不同可以分為、、、等幾類。3、從一組輸入數(shù)據(jù)中選出一個(gè)作為數(shù)據(jù)傳輸?shù)某Ｓ媒M合邏輯電路叫做。4、用于比較兩個(gè)數(shù)字大小的邏輯電路叫做。5、計(jì)數(shù)器按照各觸發(fā)器是否同時(shí)翻轉(zhuǎn)分為式和式兩種。6、A/D轉(zhuǎn)換的一般步驟包括、、和。7、若要構(gòu)成七進(jìn)制計(jì)數(shù)器，最少用個(gè)觸發(fā)器，它有個(gè)無效狀態(tài)。8、將2004個(gè)“1”異或起來得到的結(jié)果是9、單穩(wěn)態(tài)觸發(fā)器有個(gè)穩(wěn)定狀態(tài)，多諧振蕩器有個(gè)穩(wěn)定狀態(tài)。10、某計(jì)數(shù)器狀態(tài)轉(zhuǎn)換圖如圖,該電路為________進(jìn)制計(jì)數(shù)器。二、選擇題(每小題2分，共30分)1、555定時(shí)器輸出狀態(tài)的改變有現(xiàn)象，回差電壓為。A.滯回，B.滯回，C.落差，D.落差，2、電路為CMOS門電路，要想使,選擇正確答案。A.正確,錯(cuò)誤,錯(cuò)誤,錯(cuò)誤B.錯(cuò)誤,錯(cuò)誤,錯(cuò)誤,錯(cuò)誤C.正確,正確,正確,錯(cuò)誤D.正確,正確,錯(cuò)誤,錯(cuò)誤3、八選一數(shù)據(jù)選擇器組成電路如下圖所示，該電路實(shí)現(xiàn)的邏輯函數(shù)是Y=。A.B.C.D.4、二輸入端的或非門，其輸入端為A、B，輸出端為Y,則其表達(dá)式Y(jié)=。A.ABB.C.D.A+B5、七段顯示譯碼器是指的電路。A.將二進(jìn)制代碼轉(zhuǎn)換成0~9數(shù)字B.將BCD碼轉(zhuǎn)換成七段顯示字形信號(hào)C.將0~9數(shù)字轉(zhuǎn)換成BCD碼D.將七段顯示字形信號(hào)轉(zhuǎn)換成BCD碼6、同步時(shí)序邏輯電路和異步時(shí)序邏輯電路比較，其差別在于后者。A.沒有觸發(fā)器B.沒有統(tǒng)一的時(shí)鐘脈沖控制C.沒有穩(wěn)定狀態(tài)D.輸出只與內(nèi)部狀態(tài)有關(guān)7、以下電路中,欲獲得一個(gè)數(shù)字系統(tǒng)的時(shí)鐘脈沖源,應(yīng)采用____________。A．D觸發(fā)器B.多諧振蕩器C.單穩(wěn)態(tài)觸發(fā)器D.施密特觸發(fā)器8、一個(gè)T觸發(fā)器，在T=1時(shí)，加上時(shí)鐘脈沖，則觸發(fā)器。A.保持原態(tài)B.置0C.置1D9、組合邏輯電路通常由組合而成。A.門電路B.觸發(fā)器C.計(jì)數(shù)器D.寄存器10、指出下列各式中哪個(gè)是四變量Ａ、Ｂ、Ｃ、Ｄ的最小項(xiàng)A.ABCB.A+B+C+DC.ABCDD.A+B+D11、最小項(xiàng)的邏輯相鄰最小項(xiàng)是。A.B.C.D.12、在移位寄存器中采用并行輸出比串行輸出。A.快B.慢C.一樣快D.不確定13、下圖中,滿足Q＊=Q的觸發(fā)器是_____________。14、十六路數(shù)據(jù)選擇器，其地址輸入端有個(gè)。A.16B.2C.415、用8421碼表示的十進(jìn)制數(shù)65，可以寫成。A．65B.[1000001]BCDC.[01100101]BCDD.[1000001]2三、判斷題（對(duì)的打√，錯(cuò)的打×。每題1分，共10分）（）1、時(shí)序邏輯電路的輸出狀態(tài)與前一刻電路的輸出狀態(tài)有關(guān)，還與電路當(dāng)前的輸入變量組合有關(guān)。（）2、555集成定時(shí)器在正常工作時(shí)，應(yīng)該將外部復(fù)位端接高電平。（）3、同步時(shí)序邏輯電路中的無效狀態(tài)是由于狀態(tài)表沒有達(dá)到最簡所造成的。（）4、RAM掉電后數(shù)據(jù)易丟失，而ROM掉電后仍能保持?jǐn)?shù)據(jù)。（）5、普通TTL與非門的輸出端允許直接相連，實(shí)現(xiàn)線與。（）6、組合電路有記憶功能。（）7、JK觸發(fā)器只有J、K端同時(shí)為1，則一定引起狀態(tài)翻轉(zhuǎn)。（）8.CMOS電路比TTL電路功耗大。（）9.觸發(fā)器的異步復(fù)位端不受CP脈沖的控制。（）10.二進(jìn)制計(jì)數(shù)器既可實(shí)現(xiàn)計(jì)數(shù)也可用于分頻。四、化簡題(每小題5分，共10分)1、用代數(shù)法化簡函數(shù)用卡諾圖法化簡函數(shù)五、畫圖題(每圖2.5分，共5分)根據(jù)給定的電路和輸入信號(hào)波形，作出相應(yīng)的輸出信號(hào)波形六、分析題(第1題10分，第2題7分，共17分)1、如圖所示電路，CLK為時(shí)鐘脈沖，Y為輸出，請(qǐng)寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫出狀態(tài)轉(zhuǎn)換圖，判斷電路能否自啟動(dòng)。2、分析如圖所示電路的邏輯功能，寫出輸出的邏輯函數(shù)式，列出真值表，說明電路邏輯功能的特點(diǎn)。七、設(shè)計(jì)題(8分)畫出用同步十進(jìn)制計(jì)數(shù)器74LS160接成一個(gè)同步八進(jìn)制計(jì)數(shù)器的接線圖，可以附加必要的門電路，簡要說明設(shè)計(jì)思路。74LS160的功能表如圖所示，具有異步置零和同步置數(shù)功能。參考答案：一、填空題（每空1分，共20分）1、(462.54)8(B2.B)22、SR觸發(fā)器、JK觸發(fā)器、T觸發(fā)器、D觸發(fā)器3、數(shù)據(jù)選擇器4、數(shù)值比較器5、同步異步6、采樣，保持，量化，編碼7、318、09、1、010、5二、選擇題（每題2分，共30分）1、A2、B3、D4、C5、B6、B7、B8、D9、A10、C11、A12、A13、D14、C15、C三、判斷題（每題1分，共10分）12345678910√√×√××××√√四、化簡題（每小題5分，共10分）1、解：2、解：五、畫圖題(每圖2.5分，共5分)六、分析題：(17分)1、（10分）2、(7分)七、設(shè)計(jì)題：(8分)解：74LS160具有同步置數(shù)功能，可以利用如下的循環(huán)，計(jì)數(shù)到7后利用同步置數(shù)作用使得計(jì)數(shù)器回到0，完成一個(gè)8進(jìn)制的計(jì)數(shù)器，則須令00000000000100100101Q3Q2Q1Q00110011100110100（設(shè)計(jì)思路4分，要求簡要說明，由于設(shè)計(jì)方法不唯一，此答案僅作參考；連線圖4分，要求與設(shè)計(jì)思路相一致）模擬題B一、填空題(每空1分，共20分)1、若要構(gòu)成十進(jìn)制計(jì)數(shù)器，至少用個(gè)觸發(fā)器，它有個(gè)無效狀態(tài)。2、串行傳輸?shù)臄?shù)據(jù)轉(zhuǎn)換為并行傳輸數(shù)據(jù)時(shí)，可采用

寄存器。3、若要求DAC電路的分辯率大約達(dá)到0.001，則至少應(yīng)選用_______位二進(jìn)制輸入代碼的轉(zhuǎn)換器。4、由555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器，若已知電阻R=500K?，電容C=10μF，則該單穩(wěn)態(tài)觸發(fā)器的脈沖寬度tw≈秒。5、A/D轉(zhuǎn)換通常經(jīng)過、、和四個(gè)步驟。6、構(gòu)成64Kⅹ16位的存儲(chǔ)器需要片64Kⅹ4位的芯片，這是采用擴(kuò)展方式擴(kuò)展存儲(chǔ)器容量。7、（10010001.11）2=（）10=（）16。8、數(shù)字電路按邏輯功能的不同特點(diǎn)可分為兩大類，即：

邏輯電路和邏輯電路。9、試寫出圖示邏輯電路的輸出表達(dá)式。當(dāng)C=1時(shí)，P=；當(dāng)C=0時(shí)，P=；10、把與非門的所有輸入端并聯(lián)作為一個(gè)輸入端，此時(shí)它相當(dāng)于一個(gè)門。MACROBUTTONAcceptAllChangesInDoc11、一個(gè)觸發(fā)器有個(gè)穩(wěn)態(tài)，它可以存儲(chǔ)______位二進(jìn)制碼。MACROBUTTONAcceptAllChangesInDoc二、單項(xiàng)選擇題(每小題2分，共30分)1、引起組合邏輯電路中竟?fàn)幣c冒險(xiǎn)的原因是（）A、邏輯關(guān)系錯(cuò)；B、干擾信號(hào)；C、電路延時(shí)；D、電源不穩(wěn)定。2、時(shí)序邏輯電路中一定包含。A.觸發(fā)器 B.組合邏輯電路C.移位寄存器 D.譯碼器3、在CP作用下，欲使T觸發(fā)器具有=的功能，其T端應(yīng)接（）A、1B、0C、4、如圖時(shí)序電路的初始狀態(tài)為，經(jīng)過兩個(gè)時(shí)鐘脈沖作用后其狀態(tài)為（）。A、B、C、D、5、在同步計(jì)數(shù)器中，各觸發(fā)器狀態(tài)改變時(shí)刻（）。A、相同B、不相同C、與觸發(fā)器有關(guān)D、與電平相同6、，,它們的邏輯關(guān)系是（）。A. B. C. D.和互為對(duì)偶式7、由集電極開路門構(gòu)成的邏輯電路如右圖所示，則它所完成的邏輯功能是F＝（ ）。A、A⊕B B、 C、 D、8、可以代換下圖所示組合電路的一個(gè)門電路是。A.與非門 B.或非門 C.與或非門 D.異或門9、設(shè)所給電路均為TTL電路，能實(shí)現(xiàn)邏輯功能的電路是（）。=1AF1VCC=1AF1=1AF1VCC=1AF110K1ENAF1C、D、10、74LS138是3線-8線譯碼器，譯碼輸出為低電平有效，若輸入A2A1A0=100時(shí)，輸出=Ａ.00010000，B.11101111C11、下列哪種電路沒有穩(wěn)態(tài)（）A.基本RS觸發(fā)器B.單穩(wěn)態(tài)觸發(fā)器C.多諧振蕩器D.施密特觸發(fā)器12、某計(jì)數(shù)器由四個(gè)觸發(fā)器組成，觸發(fā)器時(shí)鐘脈沖及輸出端、、、的波形如圖所示，高位到低位依次是到，則該計(jì)數(shù)器是（）計(jì)數(shù)器。A、十二進(jìn)制加法B、十二進(jìn)制減法 C、十進(jìn)制加法D、十一進(jìn)制加法13、一個(gè)振蕩器電路中晶振元件的標(biāo)稱頻率是6MHz，電容為30PF，則該電路輸出信號(hào)的頻率是（）A、6MHZB、2MHZC、3MHZD、12MHZ14、用n個(gè)觸發(fā)器構(gòu)成計(jì)數(shù)器，可得到最大計(jì)數(shù)長度是（）。A.nB.2nC.2nD.2n-115、將一個(gè)最大幅值為5V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要使模擬信號(hào)每變化10mV，數(shù)字信號(hào)的最低發(fā)生變化應(yīng)選用（）位的A/D轉(zhuǎn)換器。A、6B、7C、8D、9三、判斷題(每題1分，共10分)(）1、普通TTL與非門的輸出端允許直接相連，實(shí)現(xiàn)線與。(）2、邏輯函數(shù)表達(dá)式的化簡結(jié)果是唯一的。(）3、TTL與非門的多余輸入端可以接固定高電平。(）4、時(shí)序邏輯電路的輸出狀態(tài)與前一刻電路的輸出狀態(tài)有關(guān)，還與電路當(dāng)前的輸入變量組合有關(guān)。(）5、因?yàn)锽CD碼是一組四位二進(jìn)制數(shù)，所以BCD碼能表示十六進(jìn)制以內(nèi)的任何一個(gè)數(shù)碼。(）6、RAM掉電后數(shù)據(jù)易丟失，而ROM掉電后仍能保持?jǐn)?shù)據(jù)。(）7、JK觸發(fā)器要實(shí)現(xiàn)Qn+1=1時(shí)，J、K端的取值為J=1,K=0。()8、A/D轉(zhuǎn)換器是將數(shù)字量轉(zhuǎn)換為模擬量。()9、方波的占空比為0.5。()10、半導(dǎo)體存儲(chǔ)器的基本結(jié)構(gòu)都是由地址譯碼器、存儲(chǔ)矩陣和讀寫控制電路三大部分構(gòu)成的。四、化簡題(每小題5分，共10分)1、用公式法把化簡為最簡與或式。2、用卡諾圖法化簡：五、畫圖題(5分)如圖所示電路，假設(shè)兩個(gè)觸發(fā)器的初始狀態(tài)均為0態(tài)，根據(jù)輸入的波形畫出輸出波形。（5分）

六、分析題(10分)已知電路如圖所示，試分析電路的功能：(1)寫出各觸發(fā)器驅(qū)動(dòng)方程和狀態(tài)方程(2)

畫出狀態(tài)圖(3)

說出該電路的功能七、設(shè)計(jì)題(15分)1、設(shè)計(jì)一個(gè)檢測電路，檢測四位二進(jìn)制碼中1的個(gè)數(shù)是否為偶數(shù)，若偶數(shù)個(gè)為1，則輸出1，否則輸出0。要求用八選一數(shù)據(jù)選擇器74