基于altera soc fpga amp探索嘗試

AlteraSOCFPGA的AMPAlteraSOCFPGA的AMP1SMPFreescaleDSPARMARM的應(yīng)用處理器，又包括ARM的RT處理器。SMPAMPSMP軟件模式中，CPU的core統(tǒng)一由同一份操作系統(tǒng)來管理，包括任務(wù)的調(diào)度、內(nèi)存的分配、設(shè)備的管理、中斷的處理等。而AMP軟件模式中，處理器的多個core不是由同一份操作系統(tǒng)管理。軟件層AMP4coreARMcoreLinux，了更多的資源。主要L2cache（CPUcore都有獨立的L1cache）、GICRAMAMPCPUAMPAMPAMPSMPCPU不能運行軟件AMP模式的代碼。只不過是在同主頻情況下性能稍差一些。性能稍差的原因主要是共享了SMPCPU上運行AMP模式的軟件需要在劃分資源上做更多的cacheline上，從而會導(dǎo)致混corememorycore上了。Core之間共享了cache和memorySOCFPGA上運行AMPSOCFPGALinuxUCOSIIBaremetal，共三種軟件。其中Linuxcore0上，UCOSII和Baremetalcore0core1。三種軟件共實現(xiàn)了5種AMP組合，Linux+UCOSII，Linux+Baremetal，UCOSII+UCOSII，UCOSII+Baremetal，Baremetal+Baremetal。上述組合中加號前面的軟件運行在core0上，加號后core1。Linuxcore1上的，由于時間和工作AMPAMPcore0Linuxcore1部分的代碼注釋掉，并刪除一些數(shù)據(jù)結(jié)構(gòu)。Linux版本升級后需要重復(fù)搭建工作。經(jīng)過一個月的嘗試后，最終dtscore0core1dtsUbootcorememory空置一下參數(shù)即可。（感慨一下，方法太重要了）的話，需要向Micrium支付License費用。L2cache初始化代碼，中斷控core1L1cache使能，core1的時鐘AlteraSOCEDSexampleBaremetal工程示例只是演示示例，不能直接代碼，這些代碼本來是應(yīng)該由匯編語言完成。另外該工程也很難運行到core1上。刪除Uboot中的很多功能，修改很多代碼。雖然工作量很多，但還是實現(xiàn)了。UCOSIIBaremetalUCOSII操作系統(tǒng)發(fā)現(xiàn)，該操作系while(1)core0BaremetalUCOSII操作系統(tǒng)？原因如下，UCOSIIAlteraSOCFPGA。UCOSII了部分UCOSII的代碼，License費用的問題請和Micrium協(xié)商。AMPAMP兩個core之間的通信。可以通過共享內(nèi)存進行通信。同步機制可以采用查詢和核coreMMUMMUcore的運行空間，增加程序corememorycoreMMU表L2cachecoreL2cache。串口設(shè)備的共享。通常建議不要真正的共享串口設(shè)備。Core1需要輸出的信息送給core0core0core0上運行相對復(fù)雜在操作，core1上運行簡單一些的操作系統(tǒng)。Core0上處理的相對事務(wù)更多，core1上只運行少數(shù)有實時性要求的任務(wù)以及控制相等外設(shè)，不包括mem