集成電路的ESD保護(hù)

集成電路的ESD保護(hù)概述靜電放電(ESD)會(huì)對(duì)集成電路(IC)造成破壞性的能量沖擊，良好的IC設(shè)計(jì)能夠在IC裝配到應(yīng)用電路的過(guò)程中保護(hù)IC免遭ESD沖擊的破壞。安裝后，IC還必須能夠承受ESD穿過(guò)靜電防護(hù)電路進(jìn)入最終電路的沖擊。除此之外，機(jī)械防護(hù)、電源去耦電容都有助于提高ESD保護(hù)能力，但是，如果電容選擇不當(dāng)將會(huì)造成IC更容易損壞。為了給IC提供合理的ESD保護(hù)，需要考慮以下內(nèi)容。?沖擊IC的ESD傳遞模式?內(nèi)部ESD保護(hù)?應(yīng)用電路與IC內(nèi)部ESD保護(hù)的相互配合?修改應(yīng)用電路提高IC的ESD保護(hù)能力ESD傳遞模式靜電放電強(qiáng)度以電壓形式表示，該電壓由電容的儲(chǔ)能電荷產(chǎn)生，最終傳遞到IC。作用到IC的電壓和電流強(qiáng)度與IC和ESD源之間的阻抗有關(guān)。對(duì)電荷來(lái)源進(jìn)行評(píng)估后建立了ESD測(cè)試模型。ESD測(cè)試中一般使用兩種充電模式(圖1)，人體模式(HBM)下將電荷儲(chǔ)存在人體內(nèi)(100pF等效電容)，通過(guò)人體皮膚放電(1.5kQ等效電阻)。機(jī)器模式(MM)下將電荷儲(chǔ)存在金屬物體，機(jī)器模式中的放電只受內(nèi)部連接電感的限制。圖1.ESD測(cè)試模型以下概念對(duì)于評(píng)估ESD向IC的傳遞非常有用:電壓高于標(biāo)稱電源電壓時(shí)，ic阻抗較低。對(duì)于圖1中的HBM模式：Z=Z=1.5kQS HBM在MM模式下，電流受特征阻抗（約50Q）的限制。上述特征阻抗的計(jì)算可以從低阻L-C電路的能量（E）推導(dǎo)出來(lái)：E=yKCOxvZandE=xL工徉如果ESD電流主要流入電源去耦電容，IC電壓由儲(chǔ)存的電荷量決定：Q=CxV和Q=QFinal InitialVIx（CO+Cl）=VxCO（見圖1）ESD能夠在瞬間導(dǎo)致IC損壞的能量相當(dāng)于微焦級(jí)，有外部電源去耦電容時(shí)，考慮這一點(diǎn)非常重要，圖1中從電源電容（C1）傳遞到IC的能量是：L-yxC1乳M耗散功率（P）會(huì)產(chǎn)生一定熱量，假設(shè)能量經(jīng)過(guò)一段較長(zhǎng)的時(shí)間（t）釋放掉，熱量將隨之降低：ESD能量傳遞到低阻電路時(shí)需要考慮其電流（上述第1、2條）；對(duì)于高阻而言，能量以電壓形式通過(guò)電荷轉(zhuǎn)移傳遞到電源去耦電容和寄生電容（第3條）。對(duì)IC造成損壞的典型能量是在不到一個(gè)毫秒的時(shí)間內(nèi)將微焦級(jí)能量釋放到IC（第4、5條）。IC內(nèi)部保護(hù)電路標(biāo)準(zhǔn)保護(hù)方案是限制到達(dá)IC核心電路的電壓和電流。圖1所示保護(hù)器件包括：?ESD二極管一在信號(hào)引腳與電源或地之間提供一個(gè)低阻通道，與極性有關(guān)。?電源箝位一連接在電源之間，正常供電條件下不汲取電流，出現(xiàn)ESD沖擊時(shí)呈低阻。ESD二極管如果對(duì)IC引腳進(jìn)行HBM測(cè)試，測(cè)試電路的初始電壓是2kV，通過(guò)ESD二極管的電流約為1.33A（圖2）：2kVr5n=wE5?1.5S，1.2t叮出flJ￡0u-D.J-1QCF9ptWEV?1.5S，1.2t叮出flJ￡0u-D.J-1QCF9ptWEVimjf9?QQE-93GQt-$4OQF9TIME(打IESQfor2kVHBMTESTESDDIODEVOLTA.GEFORJkWHBNlTEST32-13CE-9C(J0E+a10QE-920OE-S3O0E-9J00E-9TIME軸一>圖2.ESD二極管的電流和電壓測(cè)量數(shù)據(jù)）理論上，進(jìn)行HBM測(cè)試時(shí)引腳電壓受限于二極管壓降。大電流會(huì)在ESD二極管和引線上產(chǎn)生I-R壓降，在信號(hào)引腳產(chǎn)生額外的電壓，如圖2所示。為了確定IC是否能夠承受2kV的ESD沖擊，需要參考廠商提供的資料。IC的額定電壓由最大電壓決定，圖1中的VD這是IC能夠承受的一種特定的ESD源oMaximIC所能承受的ESD指標(biāo)在可靠性報(bào)告中可以查找到。電源箝位雙極型IC的箝位電路類似于在受保護(hù)核電路中提供一個(gè)受沖擊時(shí)擊穿的部件，圖3給出了圖1中箝位功能的詳細(xì)電路。箝位晶體管的過(guò)壓導(dǎo)致集電極-基極之間的雪崩電流，發(fā)射結(jié)的正向偏置會(huì)進(jìn)一步提高集電極電流，導(dǎo)致一個(gè)“突變”過(guò)程。箝位時(shí)的V-I特性曲線如圖4所示。圖3.圖圖3.圖1中的箝位電路sELINXnuC.01■AKDOL^/Nzr SNAPsELINXnuC.01■AKDOL^/Nzr SNAPBACKABSQUSUF?JIEMA?LYVOLTUhlLFMA&E■'1UBFp詁V-lCHARACTERISTIC0UJoaCLAMPPOTENTIALJV)圖4.V-I箝位特性箝位二極管在IC其它電路遭到破壞之前導(dǎo)通，箝位管要有足夠的承受力，保證ESD電流不會(huì)導(dǎo)致二次擊穿。2kVHBM測(cè)試的箝位過(guò)程如圖5所示，圖5中的電壓包括I-R壓降和突變穩(wěn)定后的箝位電壓。12CLAMPOPERATIOINFOR2kVHBMTESTC-+0.0E? 調(diào)O.CEP 40.CE9S0-.QE-9 120.0E-S 160.QE-9 20D.CE-9TIME(s)-￡12CLAMPOPERATIOINFOR2kVHBMTESTC-+0.0E? 調(diào)O.CEP 40.CE9S0-.QE-9 120.0E-S 160.QE-9 20D.CE-9TIME(s)-￡J.岳trHnCJdsnc}551-1Q0g4E1圖5.箝位工作過(guò)程測(cè)量數(shù)據(jù)）ESD保護(hù)與應(yīng)用電路箝位電壓從第一次擊穿變化到突變穩(wěn)定后的導(dǎo)通電壓，如圖5所示。為保證箝位時(shí)關(guān)閉正常的工作條件，設(shè)計(jì)的箝位電壓一般要略高于IC的絕對(duì)最大電壓。電源去耦電容會(huì)影響箝位操作，傳遞到去耦電容的電荷會(huì)產(chǎn)生高于IC絕對(duì)最大值的電壓，但還不足以使箝位電路導(dǎo)通。這時(shí)的電容相當(dāng)于一個(gè)能源，迅速向器件注入能量。對(duì)于一個(gè)給定的去耦電容，ESD測(cè)試中初始電壓的變化遵循電荷守恒原理。例如,

使用一個(gè)O.OgF去耦電容，2kVHBM測(cè)試電壓可以達(dá)到20V：巧=VESDx^CD?c1j.010.z>hhVCLT.010.z>hhVCLT隘*KLG([Q**4、EFIEFiGYDDECOUPLINGCAPAC汀□尺[lF]圖6.能量和電壓與電源耦合電容的關(guān)系被保護(hù)引腳電容上的能量如圖6所示，對(duì)小的去耦電容，箝位二極管通過(guò)進(jìn)入突變穩(wěn)定模式限制電壓（V1）。突變穩(wěn)定后的電壓所產(chǎn)生的能量近似地隨著電容的增大而成比例增大。電源去耦電容增大到一定程度后，電荷傳輸不會(huì)產(chǎn)生導(dǎo)致箝位電路擊穿的電壓。箝位電壓高于IC所能承受的電壓（典型值6V），低于二極管的擊穿電壓（約10V）時(shí)，對(duì)于存在去耦電容的情況，因?yàn)殡娙輧?chǔ)能可能導(dǎo)致某些問(wèn)題。如果IC在沒(méi)有外部電路的情況下進(jìn)行測(cè)試，引腳上作用10V電壓是可以接受的，對(duì)器件不會(huì)構(gòu)成威脅。改善ESD保護(hù)合理選擇去耦電容的大小有助于在電路中提高IC的保護(hù)，降低電容儲(chǔ)能，使ESD電荷不會(huì)產(chǎn)生擊穿箝位電路的電壓。我們可以考慮圖1中C1>>C0的情況：最初：訥di:丹甘ESC11罟Finil-yXdXVI^將C1加倍，則會(huì)導(dǎo)致:Efi曲l?y*[2xC11Jc|^ ?2電容加倍，能量降低一倍。對(duì)于小尺寸高速雙極型IC,HBM測(cè)試中吸收的最大能量是"J；2kV人體模式下,如果電容小于0.02疔（圖6），箝位二極管會(huì)產(chǎn)生動(dòng)作。為了使去耦電容的能量低于"J，去耦電容有兩種選擇：要么容值大于0.05yF，要么小于0.005yF。當(dāng)使用更高的測(cè)試電壓時(shí)，要按比例增大0.05yF電容的尺寸。實(shí)際應(yīng)用中，通常不允許使用更大的去耦電容。浪涌電流的要求會(huì)限制電容尺寸。如果不控制電壓擺率，唯一限制浪涌電流的途徑就是限制去耦電容的尺寸：去耦電容與電源間的引線總是存在一定量的電感，通常也會(huì)接入一個(gè)濾波電感。這種配置下，最大浪涌電流取決于濾波電感與去耦電容的特征阻抗，這個(gè)阻抗（圖7中的Zo）類似于MM測(cè)試中的電流限制。通過(guò)限制浪涌電流，可以使用較大的濾波電容（C1）；發(fā)生ESD沖擊時(shí)，使得作用在IC上的電壓低于器件允許的最大額定電壓。改善ESD保護(hù)的有效途徑有：?使用更大的濾波電容，使最大ESD電壓低于IC引腳所能承受的絕對(duì)最大電壓。?使用小的濾波電容，使得箝位二極管在低能量時(shí)提供保護(hù)。?增大串聯(lián)電感限制大電容產(chǎn)生的浪涌電流。?增加外部箝位二極管，如圖8所示的齊納二極管，使ESD電壓低于器件所能承受的絕對(duì)最大電壓（圖9）。

圖8.齊納ESD保護(hù)二極管5,1VZENERFRQ-NIVccTOVEEj2kVHBMTESTTIME(s)圖9.利用齊納保護(hù)二極管改善箝位測(cè)量數(shù)據(jù)）結(jié)論IC及其周邊元件需要承受突破應(yīng)用電路鏡電防護(hù)層的ESD能量，電源的去耦電容可能是降低作用到IC上的ESD強(qiáng)度的一條低成本解決途徑，諸多設(shè)計(jì)因素會(huì)影響ESD性能，具體可以歸納為：確定應(yīng)用場(chǎng)合的測(cè)試電壓（VESD典型值為2kV的H