計(jì)算機(jī)組成原理-計(jì)算機(jī)系統(tǒng)概論

《第五章存儲(chǔ)系統(tǒng)

?存儲(chǔ)器是記憶信息的實(shí)體，是數(shù)字計(jì)算機(jī)數(shù)據(jù)存儲(chǔ)、信

息處理、自動(dòng)連續(xù)執(zhí)行程序的重要基礎(chǔ)。

?一般來說，計(jì)算機(jī)系統(tǒng)采用多級(jí)存儲(chǔ)器體系結(jié)構(gòu)，即由

容量、速度和價(jià)格各不相同的存儲(chǔ)器構(gòu)成存儲(chǔ)系統(tǒng)。

?設(shè)計(jì)一個(gè)容量大、速度快、成本低的存儲(chǔ)系統(tǒng)是計(jì)算機(jī)

發(fā)展的一個(gè)基本要求。

?本章重點(diǎn)討論主存儲(chǔ)器的工作原理、組成方式以及用半

導(dǎo)體存儲(chǔ)芯片構(gòu)成主存儲(chǔ)器的一般原則和方法，并介紹

高速緩沖存儲(chǔ)器和虛擬存儲(chǔ)器的基本原理。

1

本章主要內(nèi)容

主要內(nèi)容

■存儲(chǔ)系統(tǒng)概述

■隨機(jī)存儲(chǔ)器（SRAM、DRAM）和只讀存儲(chǔ)器（ROM）

■主存儲(chǔ)器的構(gòu)成

■提高主存速度的技術(shù)

■高速緩沖存儲(chǔ)器Cache

■虛擬存儲(chǔ)器

2

一、存儲(chǔ)器概述

存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)的重要組成部分，是計(jì)算機(jī)

系統(tǒng)中的記憶設(shè)備，用來存放程序和數(shù)據(jù)。

二進(jìn)制代碼位是存儲(chǔ)器中的最小存儲(chǔ)單位，稱為

一個(gè)存儲(chǔ)位或存儲(chǔ)元。由若干個(gè)存儲(chǔ)元組成一個(gè)

存儲(chǔ)單元，由若干存儲(chǔ)單元組成一個(gè)存儲(chǔ)器。

存儲(chǔ)器和存儲(chǔ)系統(tǒng)是兩個(gè)不同的概念。存儲(chǔ)系統(tǒng)

是由容量、速度和價(jià)格各不相同的存儲(chǔ)器構(gòu)成。

3

1、存儲(chǔ)器分類

?按存儲(chǔ)介質(zhì)分:?按讀寫功能分：

-半導(dǎo)體存儲(chǔ)器-只讀存儲(chǔ)器(ROM)

.磁表面存儲(chǔ)器-隨機(jī)讀寫存儲(chǔ)器(RAM)

■光存儲(chǔ)器

?按存取方式分:?按信息可保存性分:

■隨機(jī)存儲(chǔ)器-易失性存儲(chǔ)器

■順序存儲(chǔ)器-非易失性存儲(chǔ)器

■半順序存儲(chǔ)器

4

2、存儲(chǔ)器的層次結(jié)構(gòu)

-計(jì)算機(jī)對(duì)存儲(chǔ)器的要求是容量大、速度快、成本低。

但在一個(gè)存儲(chǔ)器中同時(shí)滿足這三方面的要求是困難的.

-解決辦法：把不同容量、不同速度的存儲(chǔ)器，按一定

的體系結(jié)構(gòu)組織起來，形成多級(jí)存儲(chǔ)系統(tǒng)。

-通常采用三級(jí)存儲(chǔ)系統(tǒng)，由高

速緩沖存儲(chǔ)器(cache)、主存

儲(chǔ)器和外存儲(chǔ)器構(gòu)成。cache

和主存儲(chǔ)器合稱內(nèi)存儲(chǔ)器。

-這種多層次結(jié)構(gòu)已成為現(xiàn)代計(jì)

算機(jī)的典型存儲(chǔ)結(jié)構(gòu)。

5

各級(jí)存儲(chǔ)器的作用

■高速緩沖存儲(chǔ)器（cache）

一個(gè)高速、小容量、半導(dǎo)體存儲(chǔ)器，位于主存和CPU

之間，用來存放正在執(zhí)行的程序段和數(shù)據(jù)。

■主存儲(chǔ)器

計(jì)算機(jī)系統(tǒng)中的主要存儲(chǔ)器，用來存放計(jì)算機(jī)運(yùn)行期

間所需要的程序和數(shù)據(jù)，它能和CPU、cache交換指

令和數(shù)據(jù)。

-輔助存儲(chǔ)器

用來存放當(dāng)前暫不參與運(yùn)行的程序和數(shù)據(jù)以及一些需

要永久性保存的信息。特點(diǎn)是存儲(chǔ)容量大、位成本低,

但存取速度慢。CPU不能直接訪問。

6

多級(jí)存儲(chǔ)系統(tǒng)的效果

■三級(jí)存儲(chǔ)系統(tǒng)可分為兩個(gè)層次：cache—主存層次和

主存一外存層次（稱為虛擬存儲(chǔ)器）。

■各級(jí)存儲(chǔ)器的職能各不相同。cache主要強(qiáng)調(diào)，快速存

取，解決主存的存取速度和CPU的運(yùn)算速度之間匹配

問題；外存主要強(qiáng)調(diào)大的存儲(chǔ)容量，以滿足海量數(shù)據(jù)

的存儲(chǔ)要求；主存則要求選取適當(dāng)?shù)拇鎯?chǔ)容量和存取

速度，來容納系統(tǒng)的核心軟件和較多的用戶程序。

■多級(jí)存儲(chǔ)系統(tǒng)的效果：速度接近最快的那個(gè)存儲(chǔ)器，

容量接近最大的那個(gè)存儲(chǔ)器，位價(jià)格接近最便宜的那

個(gè)存儲(chǔ)器。

7

3、主存儲(chǔ)器的組織

■主存由存儲(chǔ)體、地址譯碼驅(qū)動(dòng)電路、I/O和讀寫電路組成。

地

址

譯

字節(jié)編址的計(jì)算機(jī)既能和

地碼

讀數(shù)

驅(qū)

字節(jié)尋址也能字尋址…址二）存儲(chǔ)體寫O據(jù)

動(dòng)

字地址的要琲宥兩利線電

電線

X路

大端方案和小端方案路

讀/寫控制線

■在主存中，存放一個(gè)機(jī)器字的存儲(chǔ)單元，稱為字存儲(chǔ)單元，相

a應(yīng)的單元地址叫字地址。而存放一個(gè)字節(jié)的單元，稱為字節(jié)存

儲(chǔ)單元，相應(yīng)的地址叫字節(jié)地址。如果可編址的最小單位是字

單元，則該計(jì)算機(jī)稱為按字尋址的計(jì)算機(jī)；如果可編址的最小

VI單位是字節(jié)，則該計(jì)算機(jī)稱為按字節(jié)尋址的計(jì)算機(jī)。

8

4、主存儲(chǔ)器的技術(shù)指標(biāo)

-存儲(chǔ)容量：存儲(chǔ)器中可以容納的存儲(chǔ)單元的總數(shù)稱為

該存儲(chǔ)器的存儲(chǔ)容量。存儲(chǔ)容量越大，能存儲(chǔ)的信息

越多。存儲(chǔ)容量常用字?jǐn)?shù)或字節(jié)數(shù)來表示。

.存取時(shí)間：啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷

的時(shí)間。存取時(shí)間越小，存取速度越快。

■存取周期：進(jìn)行一次完整的主存讀寫操作所需要的全

部時(shí)間，即連續(xù)兩次讀寫操作之間所需要的最短時(shí)間。

存取周期含內(nèi)部狀態(tài)恢復(fù)時(shí)間，略大于存取時(shí)間.

-存儲(chǔ)器帶寬：單位時(shí)間內(nèi)存儲(chǔ)器所存取的信息量，它

以字/秒、字節(jié)/秒、位/秒為單位來表示，帶寬是衡

量存儲(chǔ)器數(shù)據(jù)傳輸速率的重要指標(biāo)。

9

二、隨機(jī)存儲(chǔ)器:sRAM存儲(chǔ)器

目前使用最多的隨機(jī)存儲(chǔ)器是半導(dǎo)體存儲(chǔ)器。根

據(jù)存儲(chǔ)信息的原理不同，又分為靜態(tài)隨機(jī)存儲(chǔ)器

(SRAM)和動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)。半導(dǎo)體存

儲(chǔ)器優(yōu)點(diǎn)是存取速度快、體積小、可靠性高；其

缺點(diǎn)是斷電后存儲(chǔ)器中存儲(chǔ)的信息隨即丟失。

以下介紹靜態(tài)隨機(jī)存儲(chǔ)器SRAMo

10

1、存儲(chǔ)元的讀寫原理

存儲(chǔ)元是存儲(chǔ)器中的最小存儲(chǔ)單位，它的基本作用是存儲(chǔ)一

位二進(jìn)制信息（0或1）。作為存儲(chǔ)元的材料或者電路，必須

具備以下基本功能：

■具備兩種穩(wěn)定狀態(tài)

-兩種穩(wěn)定狀態(tài)經(jīng)外部信號(hào)控制可以相互轉(zhuǎn)換（狀態(tài)寫入）

.通過控制可以得到其中的信息（狀態(tài)讀出）

-無外部原因作用，其中的信息能長期保存

存儲(chǔ)元可以由各種材料制成，但最常見的由MOS電路組成。

其中，SRAM存儲(chǔ)元是用雙穩(wěn)態(tài)觸發(fā)器存儲(chǔ)信息的。

11

六管靜態(tài)存儲(chǔ)元電路

■靜態(tài)MOS存儲(chǔ)元由「、

T2、13、丁4管組成的雙穩(wěn)

態(tài)觸發(fā)器保存信息，而且

因?yàn)門3、T4管給Ti、T2管

供電，能長期保存信息不

變。掉電后，原來的信息

也就隨即消失。

■「、管為工作管

T3、T4管為負(fù)載管

T5、T6>T八丁8為控制管

12

、六管靜態(tài)存儲(chǔ)元工作原理（一）

■狀態(tài)保持（X、Y譯碼線至少有一個(gè)為低電平）

x地址

譯碼線

A點(diǎn)低〕

A點(diǎn)高｝狀態(tài)工■狀態(tài)0

B點(diǎn)低B點(diǎn)高J

Ti截止—A點(diǎn)高Ti導(dǎo)通—,A點(diǎn)低

tI

tIT7口I-----------------11T8

B點(diǎn)低-T2導(dǎo)通“Y地址”B點(diǎn)高一T2截止

位線（I/O）譯碼線位線（布）

13

、六管靜態(tài)存儲(chǔ)元工作原理（二）

■寫入（X、Y譯碼線為高電平，T5、16、T7、丁8導(dǎo)通）

99

寫'T：

左位線加高電平fA點(diǎn)高fT2導(dǎo)通

右位線加低電平fB點(diǎn)低fT1截止

“0”

寫“0”：$

左位線加低電平f，A點(diǎn)低fT2截止

右位線加高電平fB點(diǎn)高fT1導(dǎo)通

14

、六管靜態(tài)存儲(chǔ)元工作原理（三）

■讀出（X、Y譯碼線為高電平，T5、T6>T7>導(dǎo)通）

“1，，

讀“1”：[

A點(diǎn)高、T2導(dǎo)通Vcc經(jīng)T3、5、7使

B點(diǎn)低、T1截止f左位線流過電流

“0”

讀“0”：t

A點(diǎn)低、T2截止Vcc經(jīng)T4、6、8使

B點(diǎn)高、T1導(dǎo)通f右位線流過電流

15

2、SRAM存儲(chǔ)器的組成

SRAM存儲(chǔ)器由存儲(chǔ)體、讀寫電路、地址譯碼電路、控制電路組成。

Ao一X

Ai-地

A2一址

A3一譯

A4—碼

As—X64

D尸?

I/O<->Dn

AeZAsA9AioA11

16

SRAM存儲(chǔ)器的組成（續(xù)一）

-存儲(chǔ)體：存儲(chǔ)體是存儲(chǔ)單元的集合。在大容量存儲(chǔ)器中，往往把各

個(gè)字的同一位組織在一個(gè)集成芯片中。例如，芯片有4096X1位，

則表示該芯片具有4096個(gè)字的同一位。

-地址譯碼器：地址譯碼器有兩種：單譯碼和雙譯碼。

■單譯碼：地址譯碼器只有一個(gè)，譯碼器的每個(gè)輸出對(duì)應(yīng)一個(gè)字。

當(dāng)?shù)刂肪€數(shù)較多時(shí)，譯碼器將變得復(fù)雜而龐大，成本上升。

■雙譯碼：在雙譯碼方式中，地址譯碼器分成X方向和Y方向兩個(gè)

譯碼器。兩個(gè)譯碼器交叉譯碼的結(jié)果，使譯碼選擇結(jié)果沒有減少,

而選擇線數(shù)大幅度下降。

■例如：芯片的4096個(gè)字排成64X64的矩陣，需要工2根地址線。

低6位作為X譯碼器的輸入，高6位作為Y譯碼器的輸入，兩譯碼

器輸出各64根，總共需要128根。

17

SRAM存儲(chǔ)器的組成（續(xù)二）

驅(qū)動(dòng)器：在雙譯碼結(jié)構(gòu)中，一條X選擇線要控制所有掛接的存儲(chǔ)

單元，上述為64個(gè)電路，負(fù)載很大。為此，在譯碼器輸出后需要

加驅(qū)動(dòng)器，來驅(qū)動(dòng)X選擇線上的所有存儲(chǔ)元電路。

-I/O電路：它處于數(shù)據(jù)線和被選中的單元之間，用來控制被選中單

元的讀出或?qū)懭?，并具有放大信?hào)的作用。

-片選與讀/寫控制：一片集成電路的容量是有限的，要組成一個(gè)大

容量的存儲(chǔ)器，需要將多塊芯片連接起來使用。某個(gè)地址只用到

某個(gè)（某些）芯片，需要進(jìn)行選擇控制。只有當(dāng)片選信號(hào)有效時(shí)

才能選中某一片。至于是讀還是寫，取決于CPU發(fā)出的命令。

-輸出驅(qū)動(dòng)電路：為了擴(kuò)展存儲(chǔ)器的容量，經(jīng)常需要將幾個(gè)芯片的

數(shù)據(jù)線并聯(lián)在一起；另外，存儲(chǔ)器的讀出數(shù)據(jù)或?qū)懭霐?shù)據(jù)都放在

雙向的數(shù)據(jù)總線上，這就要用到三態(tài)輸出緩沖器。

18

3、SRAM存儲(chǔ)芯片

■SRAM存儲(chǔ)芯片有多種型號(hào)，引腳組成如下：

.地址線：與存儲(chǔ)芯片的單元數(shù)有關(guān)

?數(shù)據(jù)線占存儲(chǔ)芯片的字長有關(guān)

?片選線的：S則必須有，用于芯片選擇

?讀/寫控制信號(hào)W巨

?電源線、地線

-存儲(chǔ)芯彳的地癥范圍是其地址線從全“0”到全“1”的所有編碼。

例1、某SRAM芯片，其存儲(chǔ)容量為16Kx8位，問：

①該芯片引出線的最小數(shù)目應(yīng)為多少？

②存儲(chǔ)器芯片的地址范圍是多少？

解：①16K=2吃酗地址線14位，喳長8位對(duì)應(yīng)8位數(shù)據(jù)線，加

上片選信號(hào)的、讀/寫控制信號(hào)雁、電源線和地線，該芯片

引出線的最小數(shù)目為26。

②存儲(chǔ)器芯片的地址范圍為0000H—3FFFH。

19

4、SRAM的讀寫時(shí)序:讀周期

?讀周期：在讀周期內(nèi)，地址輸入信息不允許改變，片

選信號(hào)語在地址有效之后變?yōu)橛行?，使芯片被選中。

最后在數(shù)據(jù)線上得到讀出信號(hào)。讀寫控制信號(hào)WF在

讀周期中保持高電平。

-----------讀周期tRC--------------?

-------讀出時(shí)間tA----------------

地址—義火—

~片選時(shí)間too—?

VVE-------，----------

數(shù)據(jù)---------------------------《―

20

SRAM的讀寫時(shí)序：寫周期

-寫周期：寫周期與讀周期相似，但除了要加地址

和片選信號(hào)外，還要加一個(gè)低電平有效的寫入脈

沖WW并提供寫入數(shù)據(jù)。

5、存儲(chǔ)器的擴(kuò)展

目前生產(chǎn)的存儲(chǔ)器芯片的容量是有限的，它

在字?jǐn)?shù)或字長方面與實(shí)際存儲(chǔ)器的要求都有

差距，所以需要在字方向和位方向進(jìn)行擴(kuò)展

才能滿足實(shí)際存儲(chǔ)器的容量要求。

存儲(chǔ)器擴(kuò)展通常采用位擴(kuò)展法、字?jǐn)U展法、

或者字位同時(shí)擴(kuò)展法。

22

位擴(kuò)展法

■當(dāng)構(gòu)成內(nèi)存的存儲(chǔ)器芯片的字長小于內(nèi)存單元的字長

時(shí)，就要進(jìn)行位擴(kuò)展，使每個(gè)單元的字長滿足要求。

也就是說，因字的位數(shù)不夠而擴(kuò)展數(shù)據(jù)輸出線的數(shù)目.

-位擴(kuò)展特點(diǎn)：

■位擴(kuò)展法只加大字長（增加數(shù)據(jù)輸出線的數(shù)目）

■存儲(chǔ)器的字?jǐn)?shù)和芯片的字?jǐn)?shù)一致（存儲(chǔ)器的單元數(shù)不變）

■對(duì)芯片無片選要求，訪問時(shí)芯片被全部被選中（同時(shí)選中）

-除數(shù)據(jù)線外，把其它同類線并聯(lián)在一起。

23

位擴(kuò)展法舉例

其它

線并

■例、使用8Kxi的RAM芯片，組成8KX8的存

儲(chǔ)器，可采用如圖所示的位擴(kuò)展法進(jìn)行擴(kuò)展。

CPUCS

WE

1/()

I/O

I/O

8KX1I/O

I/O

對(duì)應(yīng)

連接

數(shù)據(jù)總線

4--------------

------------（卜

D7

24

字?jǐn)U展法

■字?jǐn)U展是指在字長不變的情況下，增加存儲(chǔ)單元數(shù)。

也就是，因總的字?jǐn)?shù)不夠而擴(kuò)展地址輸入線的數(shù)目。

.字?jǐn)U展的特點(diǎn)

-僅在字方向上擴(kuò)展，而位數(shù)不變。

.連線方法：

■每個(gè)芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)

.片選信號(hào)分別引出，從而使各芯片占據(jù)不同的地址范圍。

25

字?jǐn)U展法舉例

■例、使用16Kx8的SRAM芯片組成64Kx8的存儲(chǔ)器。

需要芯片數(shù)計(jì)算：64+16=4片。

由于64K=2%需要16條地址線；8位數(shù)據(jù)需要8條數(shù)據(jù)

線。其中，16K=2%每片的16K尋址需要14條地址線,

剩余2條地址線通過2:4譯碼后，做4個(gè)片選信號(hào)。

26

字?jǐn)U展的地址分配情況

A[5A14片選最低地址/最高地址十六進(jìn)制地址

0000000000000000B0000H

001

0011111111111111B3FFFH

0100000000000000B4000H

012

0111111111111111B7FFFH

1000000000000000B8000H

103

1011111111111111BBFFFH

1100000000000000BC000H

114

1111111111111111BFFFFH

27

字和位同時(shí)擴(kuò)展法

?當(dāng)構(gòu)成一個(gè)容量較大的存儲(chǔ)器時(shí)，往往會(huì)出現(xiàn)這樣

的情況，存儲(chǔ)芯片的位數(shù)和字?jǐn)?shù)都不能滿足存儲(chǔ)器

的要求，需要在字方向和位方向上同時(shí)擴(kuò)展。

?例如，要求用mXn的芯片組成容量為MXN的存儲(chǔ)

器，共需要(M/m)X(N/n)個(gè)存儲(chǔ)芯片。不過

為了降低成本、減輕系統(tǒng)負(fù)載、縮小存儲(chǔ)器模塊尺

寸，一般應(yīng)盡量選擇集成度高的芯片來構(gòu)成實(shí)際使

用的存儲(chǔ)器。

?我們將在存儲(chǔ)器設(shè)計(jì)中詳細(xì)介紹這種擴(kuò)展技術(shù)。

28

舉例：1KX4芯片擴(kuò)展為4KB存儲(chǔ)器

Q譯CS3

A11*A1OCS2

器CS1

CSO

A9~AO

V

MREQ

A9~AOcszA9~AO

CPU

A9*AOcsA9~AOCS

__2114D3~DO__2114D3~DO

WR4WEWE

D7~D4D7~D4

D7*D0

29

6、CPU和主存的連接

■存儲(chǔ)器同CPU連接時(shí)，需要完成包括地址線、數(shù)據(jù)線

以及控制線在內(nèi)的連接。

■片選信號(hào)對(duì)SRAM和ROM是必須的，所以需要產(chǎn)生存

儲(chǔ)芯片的片選信號(hào)。通常，片選信號(hào)是通過高位地址

譯碼產(chǎn)生的，字選信號(hào)（選擇存儲(chǔ)單元）是由低位地

址線提供的。

-舉例來說，在微電子學(xué)院找一個(gè)同學(xué)，比較好的辦法

是首先要找到他的班級(jí)，相當(dāng)于“片選”；再從班中

找到這個(gè)同學(xué)，相當(dāng)于“字選”。若把學(xué)號(hào)看作地址,

往往班級(jí)編號(hào)在前面，產(chǎn)生“片選”信號(hào)；而學(xué)生序

號(hào)在后，用于產(chǎn)生“字選”信號(hào)。

30

CPU和主存的連接（續(xù)）

片選信號(hào)的譯碼分為線選法、全譯法以及部分譯碼法。

■線選法：用除片內(nèi)尋址外的高位地址線直接（或取反）分別接

到各個(gè)存儲(chǔ)芯片的片選端。當(dāng)某地址線為“0”時(shí)，就選中對(duì)應(yīng)

的存儲(chǔ)芯片。線選法不需要譯碼器，但會(huì)導(dǎo)致地址空間的不連

續(xù)。

-全譯法：除片內(nèi)尋址外的全部高位地址都作為地址譯碼器的輸

入，譯碼器的輸出作為各芯片的片選信號(hào)。地址范圍唯一確定,

連續(xù)、不重疊。

-部分譯碼法：用除片內(nèi)尋址外的高位地址的一部分來譯碼，產(chǎn)

生片選信號(hào)。部分譯碼法會(huì)產(chǎn)生多個(gè)地址對(duì)應(yīng)一個(gè)存儲(chǔ)單元的

現(xiàn)象，地址重疊。

31

三、隨機(jī)存儲(chǔ)器:DRAM存儲(chǔ)器

?動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM是利用電容存儲(chǔ)電荷的特性

來存儲(chǔ)數(shù)據(jù)的，通常定義電容充電至高電平為，

放電至低電平為0。

■電容電荷會(huì)逐漸漏掉，要使保存的信息不變，就需

要每隔一段時(shí)間對(duì)電容補(bǔ)充電荷，即需要刷新。

■采用電容存儲(chǔ)電荷方式存儲(chǔ)信息，一，不需要雙穩(wěn)

態(tài)電路，可以簡化電路，提高存儲(chǔ)器芯片的存儲(chǔ)容

量；二，電路間隔性充電，可降低功耗。這兩點(diǎn)都

使存儲(chǔ)芯片集成度提高、成本下降。

32

1、四管存儲(chǔ)元的讀寫原理

在六管靜態(tài)存儲(chǔ)元電路中，柵極存在一定的電容,

所以在去掉負(fù)載管T3、T4之后,仍能存儲(chǔ)信息。這

是因?yàn)镸OS管柵極電阻很高，漏電流很小，在一

定時(shí)間內(nèi)，這些電荷還能夠維持得住。這就為動(dòng)態(tài)

存儲(chǔ)元利用柵極電容存儲(chǔ)信息提供了基礎(chǔ)。去掉負(fù)

載管后，就形成了四管存儲(chǔ)元結(jié)構(gòu)。

33

四管動(dòng)態(tài)存儲(chǔ)元電路

-去掉負(fù)載管T3、T4之后，T-

T2管不再構(gòu)成雙穩(wěn)態(tài)觸發(fā)器。"

T「T2管為工作管〔

T5、丁6、T7、丁8為控制管S

■兩個(gè)穩(wěn)態(tài)：

g有電荷、C2無電荷為“0”

%無電荷、C2有電荷為“1”

Y地址譯碼線（位選線）

用于4K以下芯片

位線(I/O)位線（麗）

34

四管動(dòng)態(tài)存儲(chǔ)元工作原理

保持狀態(tài)（X、Y線至少一個(gè)為低電平）

預(yù)X\預(yù)

保持“1”態(tài)：C1無電荷一?「截止一?A點(diǎn)高充T9充

tI

X地址譯碼線（字選線）

B點(diǎn)低?—T2導(dǎo)通―C2有電荷

保持“0”態(tài)：C1有電荷一「導(dǎo)通—?A點(diǎn)低AB

LI.

B點(diǎn)高?—T2截止*＜—C2無電荷

寫入狀態(tài)（X、Y線高電平，丁5678導(dǎo)通）

寫“1”：I/O線上加高電平一＞A點(diǎn)高一＞C2充電

T7,I-------------------------1--------------------------1中8

而線上加低電平一＞B點(diǎn)低一＞0放電

.Y地址譯碼線（位選線）”

寫“0”：I/O線上加低電平—A點(diǎn)低一＞C2放電位線（I/O）位線（而）

而線上加高電平1B點(diǎn)高一＞C1充電

35

四管動(dòng)態(tài)存儲(chǔ)元工作原理（續(xù)）

讀出狀態(tài)（X、Y線高電平，丁5678導(dǎo)

預(yù)

通；預(yù)充信號(hào)為高，丁外工。導(dǎo)通）

充T9充

讀“1”：預(yù)充信號(hào)19、T5>T2對(duì)C2補(bǔ)充電荷X地址譯碼線（字選線）

―>72導(dǎo)通一?B點(diǎn)低一>C1無電荷

—?「截止—點(diǎn)高—?I/O線同AB

讀“0”：預(yù)充信號(hào)Ti。、76、「對(duì)Ci補(bǔ)充電荷

一『導(dǎo)通一*A點(diǎn)低一?I/O線低

刷新（X線高電平，T5、6導(dǎo)通；預(yù)充

信號(hào)局，T9、io導(dǎo)通）

T7RI-------------------1-------------------1中8

C2有電荷

預(yù)沖信號(hào)經(jīng)T9、5、2對(duì)C2補(bǔ)充電荷

C1無電荷Y地址譯碼線（位選線）

位線（I/O）位線（而）

C2無電荷

預(yù)沖信號(hào)經(jīng)「0、6、1對(duì)C1補(bǔ)充電荷

Ci有電荷

36

2、單管動(dòng)態(tài)存儲(chǔ)元工作',"用

?為了進(jìn)一步簡化結(jié)構(gòu)，提高集成度，

采用單管動(dòng)態(tài)存儲(chǔ)元。它只有一個(gè)電

容和一個(gè)MOS管。電容C用來存儲(chǔ)電

荷，MOS管V用來控制讀寫。

4=C

?保持狀態(tài)：字線加低電平，V斷開，電*C'

容C基本上無放電回路，從而維持電容W

的“0”、“1”狀態(tài)。

?寫入狀態(tài)：字線加高電平，V導(dǎo)通。寫入0時(shí)，位線W加低電平，電

容C通過控制管對(duì)位線W放電，呈現(xiàn)低電平狀態(tài)；寫入1時(shí)，位線W

加高電平，位線W通過控制管V對(duì)電容C充電，呈現(xiàn)高電平。

?讀出狀態(tài)：字線加高電平，V導(dǎo)通。若原來存儲(chǔ)1,C上有電荷，經(jīng)

控制管V在位線上產(chǎn)生電流，讀出1；若原來存儲(chǔ)o,C上無電荷，在

位線上不產(chǎn)生電流，讀出0。

?刷新：單管存儲(chǔ)元的讀出操作會(huì)使C上的電荷發(fā)生變化，屬于破壞性

讀出，需要讀后重寫，也叫再生。刷新過程由外圍電路自動(dòng)完成。

37

3、DRAM的特點(diǎn)

由動(dòng)態(tài)存儲(chǔ)元構(gòu)成DRAM存儲(chǔ)芯片。DRAM芯片的容量都比較大，如

2164DRAM芯片容量為64KX1。DRAM芯片具有以下特點(diǎn)：

-DRAM中的數(shù)據(jù)輸入線（DIN）與數(shù)據(jù)輸出線（D°UT）是分開的，

且有各自的鎖存器。

-地址線引腳只引出一半，行地址選通信號(hào)函和列地址選通信號(hào)

MS在時(shí)間上錯(cuò)開進(jìn)行地址復(fù)用，內(nèi)部有兩個(gè)鎖存器，分別接收

行地址和列地址。

-有碓控制信號(hào)，沒有黃片選信號(hào)，擴(kuò)展時(shí)用麗信號(hào)代替CS

（麗為行選通信號(hào)、非行地址線）。

■刷新是DRAM最突出的特點(diǎn)，有刷新電路，地址線也作刷新用，

而且只用行地址線。SRAM不需要刷新。

38

關(guān)于DRAM引腳舉例

例2、某一動(dòng)態(tài)RAM芯片，容量64KX1,除電源線、

接地線、刷新線外，該芯片的最小引腳數(shù)目是多少？

解：64K=2叱由于地址線引腳只有地址線數(shù)一半，所

以為8條；數(shù)據(jù)輸入線與數(shù)據(jù)輸出線射開的，所以數(shù)

據(jù)線引腳為2條；它有讀寫超曳恒號(hào)WE1條，而沒有片

選信號(hào)；芯片有行選通信號(hào)麗和列選通信號(hào)正，

共2條。所以，除電源線、接地線和刷新線外，該芯片

的最小引腳數(shù)目為8+2+1+2=13條。

39

[4、DRAM的刷新

■DRAM存儲(chǔ)元是依靠柵極電容來存儲(chǔ)信息的，電容的絕

緣電阻不是無窮大，因而電荷會(huì)泄漏掉，如同流沙漏斗

一樣。通常MOS管柵極電容上的電荷只能保持幾毫秒。

■為了維持DRAM記憶單元存儲(chǔ)的信息，每隔一定時(shí)間必

須對(duì)所有記憶單元的電容補(bǔ)充電荷，這個(gè)過程叫刷新。

一般來說，DRAM的刷新間隔為2ms~4ms,主要取決

于MOS管柵極電容上電荷泄漏的速度。

■DRAM存儲(chǔ)器全部刷新i所需的時(shí)間，如2ms,稱為

刷新間隔；而刷新一行所需的時(shí)間稱為刷新周期，刷新

周期在時(shí)間上等于存取周期。

40

①刷新控制

-無論是由刷新控制邏輯產(chǎn)生地址逐行刷新，還是芯片內(nèi)

部自動(dòng)刷新，都不依賴外部訪問，刷新對(duì)CPU是透明的.

-刷新通常是一行一行進(jìn)行的，每一行中各記憶單元同時(shí)

被刷新，故刷新操作僅需要行地址，不需要列地址。

-刷新操作類似于讀操作，但又有區(qū)別。刷新操作僅給柵

極電容補(bǔ)充電荷，不需要信息輸出。

■所有芯片同時(shí)被刷新。在考慮刷新問題時(shí)，應(yīng)當(dāng)從單個(gè)

芯片的存儲(chǔ)容量著手，而不是從整個(gè)存儲(chǔ)器容量著手。

41

"②刷新方式

常用的刷新方式有三種：集中方式、分散方式和異步方式。

集中刷新方式：在允許的最大刷新間隔內(nèi)（如2ms）,前一段時(shí)間進(jìn)

行讀寫操作或保持，后一段時(shí)間集中進(jìn)行刷新。在刷新操作期間，停

止讀寫操作。刷新時(shí)間二存儲(chǔ)矩陣行數(shù)X存取周期。

例如，對(duì)32X32存儲(chǔ)矩陣的芯片刷新間隔（2ms）

共計(jì)4000個(gè)存取周期

刷新（1024字）,共需要32個(gè)刷

新周期。假設(shè)存取周期為0?52，23966.396739683999

則在2ms內(nèi)可以安排4000個(gè)存取3968個(gè)周期32個(gè)周期

(1984us)(16ns)

周期，其中用前3968個(gè)周期進(jìn)行

讀寫操作或保持，用后32個(gè)周期讀寫操作刷新

集中安排為刷新周期。集中刷新方式示意圖

集中刷新方式的優(yōu)點(diǎn)是讀寫期間不受刷新的影響，但主要缺點(diǎn)是在刷

新期間不能訪存，這段時(shí)間稱為“死區(qū)”。

42

［刷新方式（續(xù)一）

分散刷新方式：把系統(tǒng)的一個(gè)存取周期分為兩部分，前半部分時(shí)間

進(jìn)行讀寫操作或保持，后半部分時(shí)間用來進(jìn)行刷新操作。在一個(gè)系

統(tǒng)的存取周期內(nèi)刷新存儲(chǔ)矩陣中的一行。

如果存儲(chǔ)芯片的存取周期為

0.5gs,則系統(tǒng)的存取周期應(yīng)

為12。仍以前述32X32矩

陣為例，整個(gè)存儲(chǔ)芯片刷新一

遍需要32|iSo分散刷新方式示意圖

分散刷新方式的優(yōu)點(diǎn)是沒有死區(qū)，但加大了系統(tǒng)的存取周期，降低了

整機(jī)的速度；刷新過于頻繁，沒有充分利用允許的最大刷新間隔。

43

刷新方式（續(xù)二）

異步刷新方式：把集中刷新和分散刷新結(jié)合起來，便形成了異步刷新

方式。異步刷新先用刷新的行數(shù)把最大刷新間隔進(jìn)行分割，然后再將

已分割的每段時(shí)間分為兩部分，前一大段時(shí)間用于讀寫操作或保持，

后一小段時(shí)間用于刷新（先分散、后集中）。

對(duì)于32X32的存儲(chǔ)矩陣，在讀寫?刷新?讀寫?刷新讀寫?刷新

2ms內(nèi)需要將32行刷新一遍,62us0.5us62.5us62.5US

所以相鄰兩行的刷新間隔

刷新間隔2nls

=2ms/32=62.5pso（刷新

間隔分為32個(gè)時(shí)段）異步刷新方式示意圖

異步刷新方式既能充分利用最大刷新間隔時(shí)間，減少了刷新次數(shù)，

又能保持系統(tǒng)的高速性。這種方法雖然也有“死區(qū)”,但很小。所

以是一種比較實(shí)用的刷新方式。

44

5、DRAM的讀寫時(shí)序

讀周期：在讀周期中，行地址必須在限有效之前有效，

列地址也必須在CAS有效之前有效，且在CAS到來之前,

WE必須為高電平，并保持到CAS脈沖結(jié)束之后。

讀周期tCYC--------------?

RAS'_________________________/\

~\/

CAS\___________________/

地址—行地址X列地址X

WE\______

數(shù)據(jù),奴循帙由平雙

45

DRAM的讀寫時(shí)序（續(xù)）

寫周期：在寫周期中，當(dāng)WE有效之后，輸入的型必須

保持到CAS變?yōu)榈碗娖街?。在RAS、CAS和WE全部

有效時(shí)，數(shù)據(jù)被寫入存儲(chǔ)器。

?寫周期tCYC

RAS

CAS

地址二X列地址X

WE

數(shù)據(jù)——＜寫入數(shù)據(jù)有效）

46

6、DRAM與SRAM的比較

■每片DRAM的存儲(chǔ)容量大約是SRAM的4倍

■DRAM的價(jià)格大約是SRAM的1/4

■DRAM所需功率大約只有SRAM的1/6

■DRAM由于使用動(dòng)態(tài)元件，速度比SRAM低

■DRAM需要刷新，不僅浪費(fèi)時(shí)間，而且需要刷新電路

■DRAM一般用作主存儲(chǔ)器，而SRAM用作高速緩沖存

儲(chǔ)器(cache)。

47

四、只讀存儲(chǔ)器ROM

■RAM為隨機(jī)存儲(chǔ)器，當(dāng)?shù)綦姇r(shí)，所存儲(chǔ)的

內(nèi)容立即消失。而只讀存儲(chǔ)器ROM,即使

掉電，所存儲(chǔ)的內(nèi)容也不會(huì)丟失。

■ROM構(gòu)成主存儲(chǔ)器時(shí)，和RAM統(tǒng)一編址，

一般ROM用來存放系統(tǒng)程序。

48

1、ROM的分類

ROM分為以下幾類：

■掩模式只讀存儲(chǔ)器(ROM)

■一次編程ROM(PROM)

■多次編程ROM(EPROM)

■閃速存儲(chǔ)器(FlashMemory)

49

只讀存儲(chǔ)器（一）

-掩模式只讀存儲(chǔ)器（ROM）

掩模式ROM由芯片制造商在制造時(shí)寫入內(nèi)容，以后只能讀出而

不能寫入。它的基本存儲(chǔ)原理是以元件的“有或無”來表示存

儲(chǔ)元的信息（“工”或“0”），可以用二極管或晶體管作為元件,

其存儲(chǔ)的內(nèi)容不會(huì)改變。

優(yōu)點(diǎn)可靠性高、集成度高、形成批量后價(jià)格便宜，缺點(diǎn)是對(duì)制

造商依賴性太大，靈活性差。

■一次編程ROM（PROM）

PROM可由用戶根據(jù)需要來確定ROM中的內(nèi)容，常見的熔絲式

PROM以熔絲的接通和斷開來表示所存的信息（“工”或“0”）。

剛出廠的產(chǎn)品，其熔絲全部接通；使用前，用戶根據(jù)需要斷開

某些單元的熔絲（寫入）。斷開后的熔絲是不能再接通的，所

以是一次性寫入的存儲(chǔ)器。雙極型PROM除熔絲式PROM外，

還有PN結(jié)擊穿型PROM,都只能進(jìn)行一次性寫入。

50

只讀存儲(chǔ)器（二）

:多次編程ROM（EPROM）

EPROM不僅可以由用戶寫入信息，而且可以對(duì)其內(nèi)容進(jìn)行多次改

寫。EPROM出廠時(shí)，存儲(chǔ)內(nèi)容為全工。用戶可以將其中某些單元

改為0。在更新內(nèi)容時(shí)，可將原存儲(chǔ)內(nèi)容擦除、恢復(fù)為全工。

EPROM分兩種，一種為光擦只讀存儲(chǔ)器UVEPROM（紫外線、整

片擦除），另一種為電擦只讀存儲(chǔ)器EEPROM（E2PROM,電擦

除、可字擦除和數(shù)據(jù)塊擦除）。

■閃速存儲(chǔ)器（FlashMemory）

閃速存儲(chǔ)器是一種快速擦寫型存儲(chǔ)器，主要特點(diǎn)是既能不加電長

期保存信息，又能在線快速擦除和改寫內(nèi)容，兼?zhèn)銻OM和RAM的

優(yōu)點(diǎn)，同時(shí)具有DRAM的高密度。它是目前惟一具有大容量、非

易失性、低價(jià)格、可在線改寫、并具有瞬時(shí)啟動(dòng)特性的高速存儲(chǔ)

器。瞬時(shí)啟動(dòng)特性是指閃速存儲(chǔ)器能直接與CPU連接，不必從盤

上到RAM的加載步驟，CPU可以直接訪問，如U盤。

51

2、ROM舉例

■2716是2K義8的EPROM芯片

.工工位地址線]

-8位數(shù)據(jù)線

■片選信號(hào)>24條引出線

-高壓輸入引腳線、編程脈沖線

■電源線、地線J

-與RAM芯片的區(qū)別:

-2716沒有讀寫控制線;

■增加了高壓輸入引腳和編程脈沖兩個(gè)寫入信號(hào)。

52

五、存儲(chǔ)器的構(gòu)成

存儲(chǔ)器的設(shè)計(jì)，一般可按下列步驟進(jìn)行：

-根據(jù)可用芯片，計(jì)算容量和所需芯片數(shù)量

■進(jìn)行地址分配，完成擴(kuò)展

■片選邏輯設(shè)計(jì)

-位擴(kuò)展，畫出邏輯連接圖，步驟如下：

.連接地址線

■連接片選線

■連接數(shù)據(jù)線

■連接控制線

■字單元擴(kuò)展，完成邏輯圖連接，步驟同位擴(kuò)展。

53

、存儲(chǔ)器設(shè)計(jì)舉例

■例：用1KX4芯片構(gòu)成4KB的存儲(chǔ)器。畫出連接圖，給出地址分配和片

選邏輯。

■根據(jù)可用芯片，計(jì)算容量和所需芯片數(shù)。

(4+1)X(8+4)=4X2=8片

■進(jìn)行地址分配，完成擴(kuò)展。

位：1KX4-1KX8：2片構(gòu)成一個(gè)芯片組

字：1KX8-4KX8：4個(gè)芯片組

地址分配沒有給出特殊要求，可以從0地址開始分配：

總?cè)萘?K=212-需要12位地址：

000000000000~111111111111

一個(gè)組1K=2工。-需要10位地址：

0000000000~1111111111

000H~3FFH,400H~7FFH,800H~BFFH,C00H~FFFH

54

存儲(chǔ)器設(shè)計(jì)舉例（續(xù)一）

.片選邏輯設(shè)計(jì)

用低地址線進(jìn)行字選，用高地址線進(jìn)行片選。1KB芯片組與工KX4

芯片的地址位數(shù)相同，需要工。位地址線，占低工0位，剩余的2位

高地址線用來產(chǎn)生4個(gè)芯片組的片選信號(hào)。

片選信號(hào)可用2:4譯碼器譯碼、也可用與非門產(chǎn)生，采用全譯碼:

CS0=A11A10,CS1=A11A10,CS2=A11A10,CS3=A11A1O

多數(shù)存儲(chǔ)器芯片的片選輸入采用負(fù)邏輯：

CS0=A11A10,CSI=AIIA]0，CS2=A11A1O,CS3=A11A1O

■畫出邏輯連接圖

55

存儲(chǔ)器設(shè)計(jì)舉例（續(xù)二）

③

56

存儲(chǔ)器設(shè)計(jì)舉例（續(xù)三）

例：某半導(dǎo)體存儲(chǔ)器容量15KB,其中固化區(qū)8KB,可選

EPROM芯片為4K義8；隨機(jī)讀寫區(qū)7KB,可選SRAM芯

片有：4KX4、2KX4、1KX4O地址總線Ai5~Ao,雙向

數(shù)據(jù)總線D7~DO，R/W控制讀/寫，而瓶為低電平時(shí)允許

存儲(chǔ)器工作信號(hào)。設(shè)計(jì)并畫出該存儲(chǔ)器邏輯圖，說明地址

分配、片選邏輯、片選信號(hào)極性。

解：EPROM芯片需要：8+4=2片；（4KX8-8KB,字?jǐn)U展）

SRAM芯片需要：8+4=2片；（4KX4-4KB,位擴(kuò)展）

8+4=2片；（2KX4-2KB,位擴(kuò)展）

8+4=2片；（1KX4-1KB,位擴(kuò)展）

57

存儲(chǔ)器設(shè)計(jì)舉例（續(xù)四）除字選外，剩余

高位用于片選

該存儲(chǔ)器的地址分配如下:

0000000000000000CS

r4KX8EPROMOOOOH~OFFFHoooomimimi0

8K<

0001000000000000CS1

I4KX8EPROM1OOOH-1FFFHoooimimimi

4KX4RAM（2片）2000H~2FFFH0010000000000000

（ooioiiiimimics2

7K12KX4RAM（2片）3000H~37FFH0011000000000000

ooiionimimics3

、1KX4RAM（2片）3800H~3BFFH0011100000000000cs

ooiiionmimi4

把Ai4-：L2輸入3:8譯碼器譯碼，用52號(hào)輸出線對(duì)應(yīng)CSo.2；

3號(hào)輸出線和An組合生成CS3,和Au、Ai。組合后生成CS4。

58

存儲(chǔ)器設(shè)計(jì)舉例（續(xù)五）

D7~DoC/

D7~DO

tD7--D4D3~DO

4Kx8

ROM

LE

4

4KX8

，MREQROM

00110000**

00110111**4Kx412/4Kx4

RAMRAM

器

亞y

CS3=L4Ali漫

82Kx411/2Kx4

涓RAM/RAM

?y

CS▼

10/1KX4

oofl1000**RAM

00111011**

Aii-Ao

=

CS4L4AIIAIOR/W

59

六、高速存儲(chǔ)器

-主存速度的提高一直沒有跟上CPU速度的提高。

■1998年以前，DRAM的存取時(shí)間為60ns,相當(dāng)于

16.7MHz,而當(dāng)時(shí)的CPU速度已經(jīng)達(dá)到300MHz；

■目前，主存的速度達(dá)到266MHz或者更高一些，而CPU的

速度則達(dá)到了3GHz甚至更快。

-必須提高存儲(chǔ)器與CPU之間數(shù)據(jù)傳輸?shù)男省?/p>

■縮短存儲(chǔ)器的讀出時(shí)間，或者加大存儲(chǔ)器的字長

-采用并行操作的雙端口存儲(chǔ)器

-在CPU與存儲(chǔ)器之間插入一個(gè)高速緩沖器（cache）

■在每個(gè)存取周期中存取多個(gè)字

60

1、雙端口存儲(chǔ)器

■存儲(chǔ)器在現(xiàn)代計(jì)算機(jī)系統(tǒng)中往往處于中心位置，一

方面要不斷地接受CPU的訪問，另一方面還要頻繁

地與眾多的I/O設(shè)備交換信息。

.傳統(tǒng)的單端口存儲(chǔ)器只有一套主存數(shù)據(jù)寄存器

(MDR)、主存地址寄存器(MAR)、地址譯碼器

和讀寫電路，在任一時(shí)刻只能接受來自CPU或者I/O

設(shè)備其中一方的訪問請(qǐng)求，屬于串行工作模式。

■雙端口存儲(chǔ)器正是為解決了這一問題而設(shè)計(jì)的，它

具有兩個(gè)可訪問的、相互獨(dú)立的端口。

61

雙端口存儲(chǔ)器（續(xù)）

地址一地址

總線口MAR譯碼器譯碼器MARu總線

存

儲(chǔ)

體

-由于具有左、右兩個(gè)端口，所以可以接受來自兩方面的訪問請(qǐng)求,

使存儲(chǔ)器并行工作，從而提高了整個(gè)計(jì)算機(jī)系統(tǒng)的效率。這是一

種空間并行的實(shí)現(xiàn)技術(shù)。

■當(dāng)兩個(gè)端口同時(shí)存取同一個(gè)存儲(chǔ)單元時(shí)，會(huì)發(fā)生沖突。這時(shí)，由

存儲(chǔ)器的仲裁邏輯根據(jù)兩端口訪問請(qǐng)求到達(dá)的微小差別來決定先

為哪個(gè)端口服務(wù)，而另一端口要暫停操作，等待開放端口。

62

2、多體交叉存儲(chǔ)器

-假如同時(shí)能從存儲(chǔ)器取出多條指令，必然會(huì)提高機(jī)器的運(yùn)算速度。

多體交叉存儲(chǔ)器就是基于這種思想提出來的。

43210

-一個(gè)由若干存儲(chǔ)模塊組成的主內(nèi)存地址模塊字

存儲(chǔ)器是線性編址的。這些地

MoMiM2M3

址在各個(gè)模塊中有兩種安排方

081624

式：順序方式和交叉方式。以917

32字4模塊M°?M3為例來說明.