門電路功能測(cè)試及組合邏輯電路設(shè)計(jì)方案

實(shí)驗(yàn)1門電路功能測(cè)試及組合邏輯電路設(shè)計(jì)實(shí)驗(yàn)?zāi)康模?） 掌握常用門電路的邏輯功能及測(cè)試方法。（2） 掌握用小規(guī)模集成電路設(shè)計(jì)組合邏輯電路的方法。實(shí)驗(yàn)儀器設(shè)備與主要器件數(shù)字電路實(shí)驗(yàn)箱一個(gè);雙蹤示波器一臺(tái)；穩(wěn)壓電源一臺(tái)；數(shù)字萬(wàn)用表。74LS00（四2輸入與非門）一片；74LS10（三3輸入與非門）一片；74LS20（二4輸入與非門）一片。實(shí)驗(yàn)原理TTL集成邏輯電路的種類繁多，現(xiàn)以74LS00為例介紹其內(nèi)部電路結(jié)構(gòu)和工作原理。如圖所示，當(dāng)輸入信號(hào)A、B中有一個(gè)是低電平時(shí)，T1必有一個(gè)發(fā)射結(jié)導(dǎo)通，并將T1的基極電位鉗在0.9V（設(shè)定VIL=0.2V,VBE=0.7V）。這是T2不會(huì)導(dǎo)通。（由于T1集電極回路電阻是R2和T2的b-c結(jié)反向電阻之和，阻值非常大，所以T1工作在深度飽和狀態(tài)，使VCE（sat）~0）。T2截止后VC2為高電平，VE2為低電平，從而使T4導(dǎo)通，T5截止，輸出端F為高電平VOH。當(dāng)輸入信號(hào)A、B均為高電平（VIH=3.4V）時(shí)，如果不考慮T2的存在，則Vbl=3.4V+0.7V=4.1V。然而T2和T5不但存在，而且必然導(dǎo)通。一旦T2和T5導(dǎo)通后Vbl便被鉗在了2.1V（3X0.7V），所以T1的基電極實(shí)際不是4.1V，而只能是2.1V左右。這樣，T2導(dǎo)通使VC2降低而VE2升高，導(dǎo)致T4截止，T5導(dǎo)通，輸出變?yōu)榈碗娖絍OL。與非門輸入輸出關(guān)系見表。使用時(shí)應(yīng)對(duì)選用的器件進(jìn)行簡(jiǎn)單的邏輯功能檢查，以保證實(shí)驗(yàn)的順利進(jìn)行。測(cè)試門電路有靜態(tài)測(cè)試動(dòng)態(tài)測(cè)試兩種方法。靜態(tài)測(cè)試時(shí)，門電路輸入端加固定高（H）（L）電平，用示波器，萬(wàn)用表或發(fā)光二級(jí)管（LED）測(cè)出門電路的輸出響應(yīng)。動(dòng)態(tài)測(cè)試時(shí)，門電路的一個(gè)輸入端加脈沖信號(hào)，用示波器觀察輸入波形和輸出波形的同步關(guān)系。下面以74LS00為例簡(jiǎn)述測(cè)試方法。74LS00為四2輸入與非門，與非門的電路如圖2-1-1所示。74LS00將4個(gè)2輸入與非門封裝在一個(gè)集成芯片中，共14條引線。使用時(shí)必須在第14引腳上加+5V電壓，第7引腳與地接好。整個(gè)測(cè)試過程包括靜態(tài)測(cè)試、動(dòng)態(tài)測(cè)試和主要參數(shù)測(cè)試三部分。1.靜態(tài)邏輯功能測(cè)試靜態(tài)邏輯功能測(cè)試用來(lái)檢驗(yàn)門電路的真值表，確認(rèn)門電路邏輯功能是否正確。實(shí)驗(yàn)時(shí)，可將74LS00中的一個(gè)與非門輸入端A、B分別作為輸入邏輯變量，加高、低電平，觀察輸出電平是否符合2-1-2的與非門真值表。測(cè)試電路如圖2-1-2所示。實(shí)驗(yàn)輸入端A、B輸入的電平由數(shù)字電路實(shí)驗(yàn)箱中的邏輯電平產(chǎn)生電路產(chǎn)生，輸出F可直接插至邏輯電平指示電路的某一路進(jìn)行顯示。2.動(dòng)態(tài)邏輯功能測(cè)試動(dòng)態(tài)邏輯功能測(cè)試輸入信號(hào)波形和電路圖分別如圖2-1-3及圖2-1-4所示。

動(dòng)態(tài)測(cè)試適用于數(shù)字系統(tǒng)運(yùn)行中邏輯功能的檢查。測(cè)試時(shí)，電路輸入串行數(shù)字信號(hào)，用示波器比較輸入與輸出信號(hào)的波形，以此確定電路的功能。試驗(yàn)時(shí)與非門輸入端A加1KHz的脈沖信號(hào)Vi,如圖2-1-3所示，另一端加上開關(guān)信號(hào)，觀察F輸出波形是否符合功能要求。組合電路的設(shè)計(jì)要從給定的邏輯功能要求出發(fā)，設(shè)計(jì)出符合該邏輯功能要求的電路，如圖2-1-5所示。設(shè)計(jì)步驟如下：（1） 根據(jù)設(shè)計(jì)任務(wù)列出真值表；（2） 通過對(duì)卡諾圖或邏輯表達(dá)式的化簡(jiǎn)，得出最簡(jiǎn)邏輯表達(dá)式；（3） 選擇合適的標(biāo)準(zhǔn)器件實(shí)現(xiàn)邏輯函數(shù)。2.1.4實(shí)驗(yàn)內(nèi)容1?對(duì)74LS00進(jìn)行功能測(cè)試，按圖2-1-2實(shí)現(xiàn)靜態(tài)測(cè)試，測(cè)試結(jié)果與表2-1-2對(duì)照，說明其邏輯功能是否正確；按圖2-1-4實(shí)現(xiàn)動(dòng)態(tài)測(cè)試，畫出輸入輸出同步波形圖，并說明實(shí)驗(yàn)所得波形是否符合要求。（1）靜態(tài)測(cè)試：仿真圖：U1A5VU1A2N1711（2）動(dòng)態(tài)測(cè)試仿真：（2）動(dòng)態(tài)測(cè)試仿真：XSC174LSQ0D示波器輸入輸出波形:分析測(cè)試圖日2-1-8所示電路的邏輯功能,557.343us -9.998V 2.461V輯表達(dá)式K7.343us -9.998V 2.461V0.000s 0.000V XSC174LSQ0D示波器輸入輸出波形:分析測(cè)試圖日2-1-8所示電路的邏輯功能,557.343us -9.998V 2.461V輯表達(dá)式K7.343us -9.998V 2.461V0.000s 0.000V 0.000V的F列中寫出邏輯表達(dá)式邏輯圖：時(shí)間軸保存Ext.Trigger12iOaU7A1OB74LSDDD13ijg

D國(guó)U8B U10A74LS00D 74LS10D11U9CABCF00000010010001111000101111011111

3、設(shè)計(jì)一個(gè)控制樓梯電燈的開關(guān)控制器。設(shè)樓上樓下各裝一個(gè)開關(guān)，要求兩開關(guān)均可控制樓梯間的一個(gè)電燈。設(shè)樓上樓下開關(guān)分別用KI、K2表示，1表示開關(guān)閉合，0