Quartus基本設(shè)計(jì)流程培訓(xùn)教材_第1頁
Quartus基本設(shè)計(jì)流程培訓(xùn)教材_第2頁
Quartus基本設(shè)計(jì)流程培訓(xùn)教材_第3頁
Quartus基本設(shè)計(jì)流程培訓(xùn)教材_第4頁
Quartus基本設(shè)計(jì)流程培訓(xùn)教材_第5頁
已閱讀5頁,還剩39頁未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

QuartusII基本設(shè)計(jì)流程Stp1:建立工作庫文件夾Stp2:輸入設(shè)計(jì)項(xiàng)目原理圖/VerilogHDL代碼Stp3:存盤,注意文件取名Stp4:創(chuàng)建工程Stp5:啟動(dòng)編譯Stp6:建立仿真波形文件Stp7:仿真測(cè)試和波形分析Stp8:引腳鎖定并編譯Stp9:編程下載/配置Stp10:硬件測(cè)試st1:建立工作庫文件夾(1)新建一個(gè)文件夾:例如:在D盤建立文件夾mux21a(即D:\mux21a)(2)編輯設(shè)計(jì)文件并保存:FILE->NEW,選擇VerilogHDLFileNew窗口stp2.編輯設(shè)計(jì)文件stp3存盤存盤輸入2選1多路數(shù)據(jù)選擇器的VerilogHDL程序,F(xiàn)ILE->SAVE

AS(以模塊名為文件名保存在D:\mux21a下(或你所建立的目錄下)選擇“是”可自動(dòng)進(jìn)入下一個(gè)階段—?jiǎng)?chuàng)新工程選擇“否”則保存文件不進(jìn)入創(chuàng)建工程的階段stp4.創(chuàng)建工程FILE->NEWPROJECTWIZARD1說明創(chuàng)建工程向?qū)龅氖?工程路徑工程名頂層實(shí)體名3工程中使用的文件選擇目標(biāo)器件45使用其他EDA工具這里全為空6顯示剛才的所有設(shè)置stp5.啟動(dòng)全程編譯Processing->StartCompilation或單擊此按鈕有錯(cuò)修改,再編譯直到編譯成功。stp6.建立仿真波形文件(1)打開波形編輯器File->Newstp7.仿真測(cè)試和波形分析(2)設(shè)置仿真時(shí)間Edit->EndTimestp7.仿真測(cè)試和波形分析(3)波形文件存盤File->Saveas文件名按照默認(rèn)即可(4)將實(shí)體中的端口選入View->Utilitywindows->NodeFinder若單擊List沒有實(shí)體的端口出現(xiàn)請(qǐng)查看1.當(dāng)前工程是否正確2.是否設(shè)計(jì)修改后沒有再次編譯鼠標(biāo)全選拖入stp7.仿真測(cè)試和波形分析stp7.仿真測(cè)試和波形分析-設(shè)置a端口為周期為500ns的時(shí)鐘信號(hào)(5)編輯輸入波形1鼠標(biāo)單擊此處,選中端口a全部時(shí)間域2單擊此處打開,時(shí)鐘窗口3stp7.仿真測(cè)試和波形分析-設(shè)置b端口為周期為200ns的時(shí)鐘信號(hào)(5)編輯輸入波形使用上面同樣方法設(shè)置b端口為周期為200ns的時(shí)鐘信號(hào)stp7.仿真測(cè)試和波形分析-設(shè)置端口s的輸入波形1.保證光標(biāo)處于選時(shí)間域狀態(tài)2.光標(biāo)拖動(dòng)選中s端口的一段時(shí)間域3.單擊此處,使其位高電平stp7.仿真測(cè)試和波形分析輸入波形設(shè)置如下圖:(不設(shè)置輸出端口)stp7.仿真測(cè)試和波形分析(6)啟動(dòng)仿真器Processing->StartSimulation或單擊此按鈕(7)觀察仿真結(jié)果符合邏輯電路的輸出,證明電路設(shè)計(jì)正確S為高電平,y輸出a端的低頻信號(hào)S為低電平,y輸出b端的高頻信號(hào)stp8.引腳鎖定并編譯規(guī)劃:自己選擇電路模式:建議選擇模式5兩個(gè)時(shí)鐘的輸入分別作為a,b端口的輸入:clock0連接a輸入端256hz,clock5連接b輸入接1024Hzs端口可連接到一個(gè)按鍵,鍵1輸出端y接SPEAKER在發(fā)給大家的資料中,實(shí)驗(yàn)電路結(jié)構(gòu)圖NO.5中找出圖中對(duì)應(yīng)的信號(hào)名:鍵1對(duì)應(yīng)PIO0在發(fā)給大家的芯片引腳對(duì)照表中查找圖中這些信號(hào)名所對(duì)應(yīng)的目標(biāo)芯片的引腳號(hào)掃描顯示電路原理圖模式5實(shí)驗(yàn)電路圖查表舉例stp8.引腳鎖定并編譯查表舉例選擇實(shí)驗(yàn)板上插有的目標(biāo)器件目標(biāo)器件引腳名和引腳號(hào)對(duì)照表鍵1的引腳名鍵1的引腳名對(duì)應(yīng)的引腳號(hào)stp8.引腳鎖定并編譯123所設(shè)計(jì)電路端口實(shí)驗(yàn)結(jié)構(gòu)圖中信號(hào)名目標(biāo)器件引腳號(hào)a端口clock0152b端口clock5150s端口PIO018y端口SPEAKER164查圖和查表的結(jié)果stp8.引腳鎖定并編譯stp8.引腳鎖定并編譯1.選擇Assignments->AssignmentEdit23鼠標(biāo)雙擊此處,選擇端口4加入所有引腳5輸入引腳號(hào)stp8.引腳鎖定并編譯保存并再編譯也可使用工具欄中的按鈕進(jìn)行編譯Tools->programmer或按確認(rèn)硬件設(shè)置:如果HardwareSetup為NoHardware,先接上USB下載線,打開電源,然后按下述操作即可12stp9.編程下載/配置3stp10硬件測(cè)試按下和松開鍵1,SPEAKER會(huì)發(fā)出不同的尖叫聲,證明電路運(yùn)行正確。附1:全程編譯前約束項(xiàng)目設(shè)置選擇配置器件的工作方式Assignments->settings:選擇Device單擊Deviceandpinoptions按鈕配置失敗,自動(dòng)重新配置選擇配置器件和編程方式配置模式配置器件產(chǎn)生壓縮文件用于下載閑置引腳的狀態(tài)設(shè)置雙目標(biāo)端口設(shè)置附2:功能仿真Processing->GenerateFunctionalSimulationNetlistAssignments->settings:Simualtorsettings:Simulationmode:FunctionalSimulationinput:確定矢量文件Processing->startsi

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論