2024年邏輯開發(fā)工程師崗位職責(zé)4篇_第1頁
2024年邏輯開發(fā)工程師崗位職責(zé)4篇_第2頁
2024年邏輯開發(fā)工程師崗位職責(zé)4篇_第3頁
2024年邏輯開發(fā)工程師崗位職責(zé)4篇_第4頁
2024年邏輯開發(fā)工程師崗位職責(zé)4篇_第5頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

2024年邏輯開發(fā)工程師崗位職責(zé)4篇

目錄

第1篇游戲邏輯開發(fā)工程師崗位職責(zé)

第2篇fpga邏輯開發(fā)工程師崗位職責(zé)

第3篇邏輯開發(fā)工程師崗位職責(zé)范本

第4篇fpga邏輯開發(fā)工程師崗位職責(zé)fpga邏輯開發(fā)工程師職責(zé)任職要求

fpga邏輯開發(fā)工程師崗位職責(zé)

fpga邏輯開發(fā)工程師凌云光技術(shù)凌云光技術(shù)集團有限責(zé)任公司,凌云光技術(shù),凌云集團,凌云光崗位職責(zé):

1.負責(zé)圖像處理、相機成像相關(guān)的fpga程序設(shè)計;

2.承擔(dān)已有fpga程序的維護工作;

3.承擔(dān)圖像算法的fpga移植;

4.編寫必要的設(shè)計及測試相關(guān)文檔。

任職要求:

1.本科以上學(xué)歷,電子類相關(guān)專業(yè);

2.熟悉ccd/cmos成像原理,了解光電檢測相關(guān)行業(yè),有fpga開發(fā)經(jīng)驗

3.熟悉verilog、vhdl等硬件描述語言;

4.有2年以上fpga實際開發(fā)經(jīng)驗;

5.熟悉各種通信協(xié)議如spi、rs232、i2c等。

游戲邏輯開發(fā)工程師崗位職責(zé)

游戲服務(wù)端邏輯開發(fā)工程師西山居成都西山居互動娛樂科技有限公司珠海分公司,西山居,西山居游戲,西山居職責(zé)

負責(zé)實現(xiàn)游戲功能模塊

與策劃密切協(xié)作完成功能開發(fā)

要求

本科以上學(xué)歷,計算機相關(guān)專業(yè)

使用c++/lua開發(fā)完成工作

熱愛游戲,具備樂觀積極的工作態(tài)度,注重細節(jié),有較強的溝通理解能力和團隊合作精神

邏輯開發(fā)工程師崗位職責(zé)范本

1.從事邏輯代碼編寫、方案設(shè)計與測試。

2.從事邏輯設(shè)計驗證、驗證語言工具開發(fā)與應(yīng)用。

3.從事邏輯技術(shù)的研究分析、開發(fā)與應(yīng)用。

fpga邏輯開發(fā)工程師崗位職責(zé)fpga邏輯開發(fā)工程師職責(zé)任職要求

fpga邏輯開發(fā)工程師崗位職責(zé)

fpga開發(fā)工程師/數(shù)字邏輯工程師崗位描述:

1)作為一個產(chǎn)品或者一個核心模塊主要開發(fā)工程師;

2)承擔(dān)一個產(chǎn)品或者一個核心模塊維護和功能升級;

3)作為重點問題或者需求的核心攻關(guān)力量

崗位要求:

3年及以上工作經(jīng)驗。是做fpga設(shè)計或者驗證,asic設(shè)計或者驗證也可以,算法相關(guān)不做要求。

必備經(jīng)驗:

開發(fā):精通verilog或者vhdl。熟練使用altera或者xilinx綜合、時序分析工具,如果是做asic,要熟悉相應(yīng)的綜合工具。

驗證:精通systemverilog,uvm方法學(xué)。熟練使用modelsim、questasim、vcs等仿真工具

fpga開發(fā)工程師(junior)3名

崗位描述

1)維護或者開發(fā)特定需求的功能模塊;

2)繼承已有產(chǎn)品,完成新產(chǎn)品;

3)作為功能較為簡單的產(chǎn)品主要開發(fā)工程師;

崗位要求:

1-3年工作經(jīng)驗:本科生及以上。

必備經(jīng)驗:

開發(fā):熟練使用verilog或者vhdl。熟練使用altera或者xilinx綜合、時序分析工具,如果是做asic,要熟悉相應(yīng)的綜合工具。

驗證:熟練使用systemverilog,uvm方法學(xué)。熟練使用modelsim、questasim、vcs等仿真工具

崗位描述:

1)作為一個產(chǎn)品或者一個核心模塊主要開發(fā)工程師;

2)承擔(dān)一個產(chǎn)品或者一個核心模塊維護和功能升級;

3)作為重點問題或者需求的核心攻關(guān)力量

崗位要求:

3年及以上工作經(jīng)驗。是做fpga設(shè)計或者驗證,asic設(shè)計或者驗證也可以,算法相關(guān)不做要求。

必備經(jīng)驗:

開發(fā):精通verilog或者vhdl。熟練使用altera或者xilinx綜合、時序分析工具,如果是做asic,要熟悉相應(yīng)的綜合工具。

驗證:精通systemverilog,uvm方法學(xué)。熟練使用modelsim、questasim、vcs等仿真工具

fpga開發(fā)工程師(junior)3名

崗位描述

1)維護或者開發(fā)特定需求的功能模塊;

2)繼承已有產(chǎn)品,完成新產(chǎn)品;

3)作為功能較為簡單的產(chǎn)品主要開發(fā)工程師;

崗位要求:

1-3年工作經(jīng)驗:本科生及以上。

必備經(jīng)驗:

開發(fā):熟練使用verilog或者vhdl。熟練使用altera或者xilinx綜合、時序分析工具,如果是做asic,

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論