計算機組成原理計算機系統(tǒng)概論

4第五章存儲系統(tǒng)

?存儲器是記憶信息的實體，是數(shù)字計算機數(shù)據(jù)存儲、信

息處理、自動連續(xù)執(zhí)行程序的重要基礎(chǔ)。

?一般來說，計算機系統(tǒng)采用多級存儲器體系結(jié)構(gòu)，即由

容量、速度和價格各不相同的存儲器構(gòu)成存儲系統(tǒng)。

.設(shè)計一個容量大、速度快、成本低的存儲系統(tǒng)是計算機

發(fā)展的一個基本要求。

?本章重點討論主存儲器的工作原理、組成方式以及用半

導(dǎo)體存儲芯片構(gòu)成主存儲器的一般原則和方法，并介紹

高速緩沖存儲器和虛擬存儲器的基本原理。

1

&本章主要內(nèi)容

主要內(nèi)容

■存儲系統(tǒng)概述

■隨機存儲器（SRAM、DRAM）和只讀存儲器（ROM）

■主存儲器的構(gòu)成

■提高主存速度的技術(shù)

■高速緩沖存儲器Cache

■虛擬存儲器

2

?、存儲器概述

存儲器是計算機系統(tǒng)的重要組成部分，是計算機

系統(tǒng)中的記憶設(shè)備，用來存放程序和數(shù)據(jù)。

二進制代碼位是存儲器中的最小存儲單位，稱為

一個存儲位或存儲元。由若干個存儲元組成一個

存儲單元，由若干存儲單元組成一個存儲器。

存儲器和存儲系統(tǒng)是兩個不同的概念。存儲系統(tǒng)

是由容量、速度和價格各不相同的存儲器構(gòu)成。

3

11、存儲器分類

?按存儲介質(zhì)分：」按讀寫功能分：

-半導(dǎo)體存儲器-只讀存儲器(ROM)

-磁表面存儲器-隨機讀寫存儲器(RAM)

-光存儲器

?按存取方式分：<按信息可保存性分:

■隨機存儲器-易失性存儲器

■順序存儲器-非易失性存儲器

-半順序存儲器

4

$2、存儲器的層次結(jié)構(gòu)

■計算機對存儲器的要求是容量大、速度快、成本低。

但在一個存儲器中同時滿足這三方面的要求是困難的.

-解決辦法：把不同容量、不同速度的存儲器，按一定

的體系結(jié)構(gòu)組織起來，形成多級存儲系統(tǒng)。

-通常采用三級存儲系統(tǒng)，由高

速緩沖存儲器(cache)、主存

儲器和外存儲器構(gòu)成。cache

和主存儲器合稱內(nèi)存儲器。

-這種多層次結(jié)構(gòu)已成為現(xiàn)代計

算機的典型存儲結(jié)構(gòu)。

5

各級存儲器的作用

■高速緩沖存儲器（cache）

一個高速、小容量、半導(dǎo)體存儲器，位于主存和CPU

之間，用來存放正在執(zhí)行的程序段和數(shù)據(jù)。

-主存儲器

計算機系統(tǒng)中的主要存儲器，用來存放計算機運行期

間所需要的程序和數(shù)據(jù)，它能和CPU、cache交換指

令和數(shù)據(jù)。

-輔助存儲器

用來存放當(dāng)前暫不參與運行的程序和數(shù)據(jù)以及一些需

要永久性保存的信息。特點是存儲容量大、位成本低,

但存取速度慢。CPU不能直接訪問。

6

多級存儲系統(tǒng)的效果

■三級存儲系統(tǒng)可分為兩個層次：cache—主存層次和

主存一外存層次（稱為虛擬存儲器）。

-各級存儲器的職能各不相同。8che主要強調(diào)「決速存

取，解決主存的存取速度和CPU的運算速度之間匹配

問題；外存主要強調(diào)大的存儲容量，以滿足海量數(shù)據(jù)

的存儲要求；主存則要求選取適當(dāng)?shù)拇鎯θ萘亢痛嫒?/p>

速度，來容納系統(tǒng)的核心軟件和較多的用戶程序。

■多級存儲系統(tǒng)的效果：速度接近最快的那個存儲器，

容量接近最大的那個存儲器，位價格接近最便宜的那

個存儲器。

7

3、主存儲器的組織

■主存由存儲體、地址譯碼驅(qū)動電路、I/O和讀寫電路組成。

地

址

字節(jié)編址的計算機既能地譯

碼

字節(jié)尋址也能字尋址…址一驅(qū)存儲體

字地址的安排有兩種'線「動

電

大端方案和小端方案路

讀/寫控制線

在主存中，存放一個機器字的存儲單元，稱為字存儲單元，相

應(yīng)的單元地址叫字地址。而存放一個字節(jié)的單元，稱為字節(jié)存

儲單元，相應(yīng)的地址叫字節(jié)地址。如果可編址的最小單位是字

單元，則該計算機稱為按字尋址的計算機；如果可編址的最小

單位是字節(jié)，則該計算機稱為按字節(jié)尋址的計算機。

8

4、主存儲器的技術(shù)指標(biāo)

-存儲容量：存儲器中可以容納的存儲單元的總數(shù)稱為

該存儲器的存儲容量。存儲容量越大，能存儲的信息

越多。存儲容量常用字?jǐn)?shù)或字節(jié)數(shù)來表示。

-存取時間：啟動一次存儲器操作到完成該操作所經(jīng)歷

的時間。存取時間越小，存取速度越快。

■存取周期：進行一次完整的主存讀寫操作所需要的全

部時間，即連續(xù)兩次讀寫操作之間所需要的最短時間。

存取周期含內(nèi)部狀態(tài)恢復(fù)時間，略大于存取時間.

■存儲器帶寬：單位時間內(nèi)存儲器所存取的信息量，它

以字/秒、字節(jié)/秒、位/秒為單位來表示，帶寬是衡

量存儲器數(shù)據(jù)傳輸速率的重要指標(biāo)。

9

八隨機存儲器:SRAM存儲器

目前使用最多的隨機存儲器是半導(dǎo)體存儲器。根

據(jù)存儲信息的原理不同，又分為靜態(tài)隨機存儲器

(SRAM)和動態(tài)隨機存儲器(DRAM)。半導(dǎo)體存

儲器優(yōu)點是存取速度快、體積小、可靠性高；其

缺點是斷電后存儲器中存儲的信息隨即丟失。

以下介紹靜態(tài)隨機存儲器SRAMo

10

1、存儲元的讀寫原理

存儲元是存儲器中的最小存儲單位，它的基本作用是存儲一

位二進制信息（0或1）。作為存儲元的材料或者電路，必須

具備以下基本功能：

■具備兩種穩(wěn)定狀態(tài)

-兩種穩(wěn)定狀態(tài)經(jīng)外部信號控制可以相互轉(zhuǎn)換（狀態(tài)寫入）

■通過控制可以得到其中的信息（狀態(tài)讀出）

-無外部原因作用，其中的信息能長期保存

存儲元可以由各種材料制成，但最常見的由MOS電路組成。

其中，SRAM存儲元是用雙穩(wěn)態(tài)觸發(fā)器存儲信息的。

11

六管靜態(tài)存儲元電路

■靜態(tài)MOS存儲元由

丁2、丁3、丁4管組成的雙穩(wěn)

態(tài)觸發(fā)器保存信息，而且

因為丁3、丁4管給Ti、T2管

供電，能長期保存信息不

變。掉電后，原來的信息

也就隨即消失。

■「、丁2管為工作管

丁3、丁4管為負(fù)載管

丁5、丁6、丁7、為控制管

12

六管靜態(tài)存儲元工作原理（一）

-狀態(tài)保持（X、Y譯碼線至少有一個為低電平）

x地址

譯碼線

A點高〕A點低

■狀態(tài)工狀態(tài)0

B點低JB點高

T1截止一A點高T工導(dǎo)通—A點低

tI

B點低一T2導(dǎo)通B點高一T2截止

位線(I/O)位線（而）

13

六管靜態(tài)存儲元工作原理（二）

■寫入（X、Y譯碼線為高電平,T5、丁6、T7、Tg導(dǎo)通）

X地址

寫“1”:t譯碼線

左位線加高電平fA點高fT2導(dǎo)通

右位線加低電平fB點低-T1截止

z5■

hoy

t

寫“0”：叫I-------------------T8

左位線加低電平fT2截止,,Y地址|

右位線加高電平fT1導(dǎo)通位線（I/O）譯碼線位線面"）

14

六管靜態(tài)存儲元工作原理（三）

■讀出（X、Y譯碼線為高電平,T5、丁6、T7、Tg導(dǎo)通）

u［，，

讀“1”：I

A點高、T2導(dǎo)通Vcc經(jīng)T3、5、7使

B點低、T1截止f左位線流過電流

“0”

讀“0”：1

A點低、T2截止Vcc經(jīng)T4、6、8使

B點高、TI導(dǎo)通一右位線流過電流

15

$2、SRAM存儲器的組成

,RAM存儲器由存儲體、讀寫電路、地址譯碼電路、控制電路組成。

Ao一X

Ai-地

A2一址

As一譯

A4—碼

As-

AsAzAsA9AioA11

16

SRAM存儲器的組成（續(xù)一）

存儲體：存儲體是存儲單元的集合。在大容量存儲器中，往往把各

個字的同一位組織在一個集成芯片中。例如，芯片有4096義1位，

則表示該芯片具有4096個字的同一位。

地址譯碼器：地址譯碼器有兩種：單譯碼和雙譯碼。

■單譯碼：地址譯碼器只有一個，譯碼器的每個輸出對應(yīng)一個字。

當(dāng)?shù)刂肪€數(shù)較多時，譯碼器將變得復(fù)雜而龐大，成本上升。

-雙譯碼：在雙譯碼方式中，地址譯碼器分成X方向和Y方向兩個

譯碼器。兩個譯碼器交叉譯碼的結(jié)果，使譯碼選擇結(jié)果沒有減少,

而選擇線數(shù)大幅度下降。

■例如：芯片的4096個字排成64X64的矩陣，需要12根地址線。

低6位作為X譯碼器的輸入，高6位作為Y譯碼器的輸入，兩譯碼

器輸出各64根，總共需要128根。

17

SRAM存儲器的組成（續(xù)二）

-驅(qū)動器：在雙譯碼結(jié)構(gòu)中，一條X選擇線要控制所有掛接的存儲

單元，上述為64個電路，負(fù)載很大。為此，在譯碼器輸出后需要

加驅(qū)動器，來驅(qū)動X選擇線上的所有存儲元電路。

?I/O電路：它處于數(shù)據(jù)線和被選中的單元之間，用來控制被選中單

元的讀出或?qū)懭?，并具有放大信號的作用?/p>

-片選與讀/寫控制：一片集成電路的容量是有限的，要組成一個大

容量的存儲器，需要將多塊芯片連接起來使用。某個地址只用到

某個（某些）芯片，需要進行選擇控制。只有當(dāng)片選信號有效時

才能選中某一片。至于是讀還是寫，取決于CPU發(fā)出的命令。

-輸出驅(qū)動電路：為了擴展存儲器的容量，經(jīng)常需要將幾個芯片的

數(shù)據(jù)線并聯(lián)在一起；另外，存儲器的讀出數(shù)據(jù)或?qū)懭霐?shù)據(jù)都放在

雙向的數(shù)據(jù)總線上，這就要用到三態(tài)輸出緩沖器。

18

3、SRAM存儲芯片

■SRAM存儲芯片有多種型號，引腳組成如下：

?地址線：與存儲芯片的單元數(shù)有關(guān)

?數(shù)據(jù)線占存儲芯片的字長有關(guān)

?片選線兩：s股M必須有，用于芯片選擇

?讀/寫控制信號雁

.電源線、地線

■存儲芯片的地址范圍是其地址線從全“0”到全“1”的所有編碼。

例1、某SRAM芯片，其存儲容量為16Kx8位，問：

①該芯片引出線的最小數(shù)目應(yīng)為多少？

②存儲器芯片的地址范圍是多少？

解：①16K=2y跑地址線14位，同里長8位對應(yīng)8位數(shù)據(jù)線，加

上片選信號語、讀/寫控制信號W巨、電源線和地線，該芯片

引出線的最小數(shù)目為26。

②存儲器芯片的地址范圍為0000H—3FFFH。

19

4、SRAM的讀寫時序：讀周期

?讀周期：在讀周期內(nèi)，地址輸入信息不允許改變，片

選信號詼在地址有效之后變?yōu)橛行?，使芯片被選中。

最后在數(shù)據(jù)線上得到讀出信號。讀寫控制信號在

讀周期中保持高電平。

------------讀周期tRC--------------------->

,-------讀出時間tA--------------------

地址XX

<—片選時間tco—>

CS\________/

WE------/------

數(shù)據(jù)---------------------------<>—

20

SRAM的讀寫時序：寫周期

-寫周期：寫周期與讀周期相似，但除了要加地址

和片選信號外，還要加一個低電平有效的寫入脈

沖而，并提供寫入數(shù)據(jù)。

寫周期t、vc

地址X

寫數(shù)時間t、v

VVE

數(shù)據(jù)

地址穩(wěn)定時間tAW數(shù)據(jù)有效時間tow

寫恢復(fù)時間tWR寫無效后數(shù)據(jù)保持時間tDH

21

5、存儲器的擴展

目前生產(chǎn)的存儲器芯片的容量是有限的，它

在字?jǐn)?shù)或字長方面與實際存儲器的要求都有

差距，所以需要在字方向和位方向進行擴展

才能滿足實際存儲器的容量要求。

存儲器擴展通常采用位擴展法、字?jǐn)U展法、

或者字位同時擴展法。

22

位擴展法

-當(dāng)構(gòu)成內(nèi)存的存儲器芯片的字長小于內(nèi)存單元的字長

時，就要進行位擴展，使每個單元的字長滿足要求。

也就是說，因字的位數(shù)不夠而擴展數(shù)據(jù)輸出線的數(shù)目.

-位擴展特點：

.位擴展法只加大字長（增加數(shù)據(jù)輸出線的數(shù)目）

-存儲器的字?jǐn)?shù)和芯片的字?jǐn)?shù)一致（存儲器的單元數(shù)不變）

.對芯片無片選要求，訪問時芯片被全部被選中（同時選中）

-除數(shù)據(jù)線外，把其它同類線并聯(lián)在一起。

23

位擴展法舉例

24

字?jǐn)U展法

■字?jǐn)U展是指在字長不變的情況下，增加存儲單元數(shù)。

也就是，因總的字?jǐn)?shù)不夠而擴展地址輸入線的數(shù)目。

.字?jǐn)U展的特點

■僅在字方向上擴展，而位數(shù)不變。

■連線方法：

.每個芯》的地址線、數(shù)據(jù)線、控制線并聯(lián)

.片選信號分別引出，從而使各芯片占據(jù)不同的地址范圍。

25

字?jǐn)U展法舉例

■例、使用16Kx8的SRAM芯片組成64K義8的存儲器。

需要芯片數(shù)計算：64+16=4片。

由于64K=2鞏需要16條地址線；8位數(shù)據(jù)需要8條數(shù)據(jù)

線。其中，16K=2%每片的16K尋址需要14條地址線,

剩余2條地址線通過2:4譯碼后，做4個片選信號。

A13?Ao

26

字?jǐn)U展的地址分配情況

Al5A14片選最低地址/最高地址十六進制地址

0000000000000000B0000H

001

0011111111111111B3FFFH

0100000000000000B4000H

012

0111111111111111B7FFFH

1000000000000000B8000H

103

1011111111111111BBFFFH

1100000000000000BC000H

114

1111111111111111BFFFFH

27

字和位同時擴展法

.當(dāng)構(gòu)成一個容量較大的存儲器時，往往會出現(xiàn)這樣

的情況，存儲芯片的位數(shù)和字?jǐn)?shù)都不能滿足存儲器

的要求，需要在字方向和位方向上同時擴展。

?例如，要求用mXn的芯片組成容量為MXN的存儲

器，共需要(M/m)X(N/n)個存儲芯片。不過

為了降低成本、減輕系統(tǒng)負(fù)載、縮小存儲器模塊尺

寸，一般應(yīng)盡量選擇集成度高的芯片來構(gòu)成實際使

用的存儲器。

?我們將在存儲器設(shè)計中詳細(xì)介紹這種擴展技術(shù)。

28

舉例：1KX4芯片擴展為4KB存儲器

29

6、CPU和主存的連接

-存儲器同CPU連接時，需要完成包括地址線、數(shù)據(jù)線

以及控制線在內(nèi)的連接。

■片選信號對SRAM和ROM是必須的，所以需要產(chǎn)生存

儲芯片的片選信號。通常，片選信號是通過高位地址

譯碼產(chǎn)生的，字選信號（選擇存儲單元）是由低位地

址線提供的。

■舉例來說，在微電子學(xué)院找一個同學(xué)，比較好的辦法

是首先要找到他的班級，相當(dāng)于“片選”；再從班中

找到這個同學(xué)，相當(dāng)于“字選”。若把學(xué)號看作地址,

往往班級編號在前面，產(chǎn)生“片選”信號；而學(xué)生序

號在后，用于產(chǎn)生“字選”信號。

30

CPU和主存的連接（續(xù)）

片選信號的譯碼分為線選法、全譯法以及部分譯碼法。

■線選法：用除片內(nèi)尋址外的高位地址線直接（或取反）分別接

到各個存儲芯片的片選端。當(dāng)某地址線為“0”時，就選中對應(yīng)

的存儲芯片。線選法不需要譯碼器，但會導(dǎo)致地址空間的不連

續(xù)。

■全譯法：除片內(nèi)尋址外的全部高位地址都作為地址譯碼器的輸

入，譯碼器的輸出作為各芯片的片選信號。地址范圍唯一確定,

連續(xù)、不重疊。

■部分譯碼法：用除片內(nèi)尋址外的高位地址的一部分來譯碼，產(chǎn)

生片選信號。部分譯碼法會產(chǎn)生多個地址對應(yīng)一個存儲單元的

現(xiàn)象，地址重疊。

31

三、隨機存儲器：DRAM存儲器

■動態(tài)隨機存儲器DRAM是利用電容存儲電荷的特性

來存儲數(shù)據(jù)的，通常定義電容充電至高電平為工，

放電至低電平為0。

■電容電荷會逐漸漏掉，要使保存的信息不變，就需

要每隔一段時間對電容補充電荷，即需要刷新。

■采用電容存儲電荷方式存儲信息，一，不需要雙穩(wěn)

態(tài)電路，可以簡化電路，提高存儲器芯片的存儲容

量；二，電路間隔性充電，可降低功耗。這兩點都

使存儲芯片集成度提高、成本下降。

32

1、四管存儲元的讀寫原理

在六管靜態(tài)存儲元電路中，柵極存在一定的電容，

所以在去掉負(fù)載管T3、T4之后，仍能存儲信息。這

是因為MOS管柵極電阻很高，漏電流很小，在一

定時間內(nèi)，這些電荷還能夠維持得住。這就為動態(tài)

存儲元利用柵極電容存儲信息提供了基礎(chǔ)。去掉負(fù)

載管后，就形成了四管存儲元結(jié)構(gòu)。

33

四管動態(tài)存儲元電路

僦>1

■去掉負(fù)載管T3、T4之后，T,、

T2管不再構(gòu)成雙穩(wěn)態(tài)觸發(fā)器。X地址譯碼線（字選線）

TvT2管為工作管

T5、丁6、T7、Tg為控制管

■兩個穩(wěn)態(tài)：

CiC2

g有電荷、C2無電荷為“0”

a無電荷、C2有電荷為“1”

T7,|-----------------1------------------1中8

“Y地址譯碼線（位選線）“

用于4K以下芯片J

位線（I/O）位線（而）

34

四管動態(tài)存儲元工作原理

?保持狀態(tài)（X、Y線至少一個為低電平）僦＞1

保持“1”態(tài)：5無電荷一?「截止—?A點高

tI

X地址譯碼線（字選線）

B點低?—T2導(dǎo)通―C2有電荷

保持“0”態(tài)：CHi電荷一*「導(dǎo)通一A點低AR

tI

B點高?—T2截止一C2無電荷

CiTTC21

?寫入狀態(tài)（X、Y線高電平，T5678導(dǎo)通）

寫“1”：I/O線上加高電平一?A點高一＞C2充電T7,|----------------1-----------------1中8

而線上加低電平fB點低一＞C1放電

“Y地址譯碼線（位選線）“

寫“0”：I/O線上加低電平一?A點低TC2放電位線（I/O）位線（而）

而線上加高電平一*B點高一C1充電

35

四管動態(tài)存儲元工作原理（續(xù)）

讀出狀態(tài)（X、Y線高電平，T5678導(dǎo)

僦＞1

通；預(yù)充信號為高，T9、工°導(dǎo)通）

讀“1”：預(yù)充信號T9、75、T2對C2補充電荷X地址譯碼線（字選線）

―＞丁2導(dǎo)通一點低一＞C1無電荷

—?「截止—?A點曷—?I/O線同

讀“0”：預(yù)充信號Ti。、T6、「對CI補充電荷

—導(dǎo)通一點低一I/O線低CiC2

刷新（X線高電平，15、6導(dǎo)通；預(yù)充

信號IWJ,T9、io導(dǎo)通）

T7,|----------------1-----------------1中8

C2有電荷

預(yù)沖信號經(jīng)T9、5、2對C2補充電荷“Y地址譯碼線（位選線）“

C1無電荷

位線（I/O）位線（而）

C2無電荷

預(yù)沖信號經(jīng)T10、6、1對C1補充電荷

U有電荷

36

2、單管動態(tài)存儲元工作用于4K以上芯片

?為了進一步簡化結(jié)構(gòu)，提高集成度，

采用單管動態(tài)存儲元。它只有一個電

容和一個MOS管。電容C用來存儲電

荷，MOS管V用來控制讀寫。

------1

?保持狀態(tài)：字線加低電平，V斷開，電二二C

容C基本上無放電回路，從而維持電容

,T-L

的“0”、“1”狀態(tài)。

?寫入狀態(tài)：字線加高電平，V導(dǎo)通。寫入。時，位線W加低電平，電

容C通過控制管對位線W放電，呈現(xiàn)低電平狀態(tài)；寫入1時，位線W

加高電平，位線W通過控制管V對電容C充電，呈現(xiàn)高電平。

?讀出狀態(tài)：字線加高電平，V導(dǎo)通。若原來存儲1,C上有電荷，經(jīng)

控制管V在位線上產(chǎn)生電流，讀出1；若原來存儲0,C上無電荷，在

位線上不產(chǎn)生電流，讀出0。

?刷新：單管存儲元的讀出操作會使C上的電荷發(fā)生變化，屬于破壞性

讀出，需要讀后重寫，也叫再生。刷新過程由外圍電路自動完成。

37

3、DRAM的特點

由動態(tài)存儲元構(gòu)成DRAM存儲芯片。DRAM芯片的容量都比較大，如

2164DRAM芯片容量為64KX1。DRAM芯片具有以下特點：

■DRAM中的數(shù)據(jù)輸入線（D/與數(shù)據(jù)輸出線（DOUT）是分開的，

且有各自的鎖存器。

-地址線引腳只引出一半，行地址選通信號,和列地址選通信號

MS在時間上錯開進行地址復(fù)用，內(nèi)部有兩個鎖存器，分別接收

行地址和列地址。

-有wm控制信號，沒有cs片選信號，擴展時用麗信號代替cs

（網(wǎng)為行選通信號、非行地址線）。

■刷新是DRAM最突出的特點，有刷新電路，地址線也作刷新用，

而且只用行地址線。SRAM不需要刷新。

38

關(guān)于DRAM引腳舉例

例2、某一動態(tài)RAM芯片，容量64KX1,除電源線、

接地線、刷新線外，該芯片的最小引腳數(shù)目是多少？

解：64K=2%由于地址線引腳只有地址線數(shù)一半，所

以為8條；數(shù)據(jù)輸入線與數(shù)據(jù)輸出線駁開的，所以數(shù)

據(jù)線引腳為2條；它有讀寫控制信號曬1條,而沒有片

選信號；芯片有行選通信號麗和列選通信號限，

共2條。所以，除電源線、接地線和刷新線外，該芯片

的最小引腳數(shù)目為8+2+1+2=13條o

39

[4、DRAM的刷新

■DRAM存儲元是依靠柵極電容來存儲信息的，電容的絕

緣電阻不是無窮大，因而電荷會泄漏掉，如同流沙漏斗

一樣。通常MOS管柵極電容上的電荷只能保持幾毫秒。

■為了維持DRAM記憶單元存儲的信息，每隔一定時間必

須對所有記憶單元的電容補充電荷，這個過程叫刷新。

一般來說，DRAM的刷新間隔為2ms~4ms,主要取決

于MOS管柵極電容上電荷泄漏的速度。

■DRAM存儲器全部刷新一遍所需的時間，如2ms,稱為

刷新間隔；而刷新一行所需的時間稱為刷新周期，刷新

周期在時間上等于存取周期。

40

①刷新控制

-無論是由刷新控制邏輯產(chǎn)生地址逐行刷新，還是芯片內(nèi)

部自動刷新，都不依賴外部訪問，刷新對CPU是透明的.

■刷新通常是一行一行進行的，每一行中各記憶單元同時

被刷新，故刷新操作僅需要行地址，不需要列地址。

■刷新操作類似于讀操作，但又有區(qū)別。刷新操作僅給柵

極電容補充電荷，不需要信息輸出。

■所有芯片同時被刷新。在考慮刷新問題時，應(yīng)當(dāng)從單個

芯片的存儲容量著手，而不是從整個存儲器容量著手。

41

②刷新方式

常用的刷新方式有三種：集中方式、分散方式和異步方式。

集中刷新方式：在允許的最大刷新間隔內(nèi)（如2ms）,前一段時間進

行讀寫操作或保持，后一段時間集中進行刷新。在刷新操作期間，停

止讀寫操作。刷新時間二存儲矩陣行數(shù)x存取周期。

例如，對32X32存儲矩陣的芯片刷新間隔（2ms）

共計4000個存取周期

刷新（1024字），共需要32個刷

13966.396739683999

新周期。假設(shè)存取周期為0?52，?

則在2ms內(nèi)可以安排4000個存取3968個周期32個周期

（1984ns）(16us)

周期，其中用前3968個周期進行

讀寫操作刷新一

讀寫操作或保持，用后32個周期?

集中安排為刷新周期。集中刷新方式示意圖

集中刷新方式的優(yōu)點是讀寫期間不受刷新的影響，但主要缺點是在刷

新期間不能訪存，這段時間稱為“死區(qū)”。

42

刷新方式（續(xù)一）

分散刷新方式：把系統(tǒng)的一個存取周期分為兩部分，前半部分時間

進行讀寫操作或保持，后半部分時間用來進行刷新操作。在一個系

統(tǒng)的存取周期內(nèi)刷新存儲矩陣中的一行。

如果存儲芯片的存取周期為

0.5pts,則系統(tǒng)的存取周期應(yīng)

為1jis。仍以前述32X32矩

陣為例，整個存儲芯片刷新一

遍需要32|iSo分散刷新方式示意圖

分散刷新方式的優(yōu)點是沒有死區(qū)，但加大了系統(tǒng)的存取周期，降低了

整機的速度；刷新過于頻繁，沒有充分利用允許的最大刷新間隔。

43

刷新方式（續(xù)二）

異步刷新方式：把集中刷新和分散刷新結(jié)合起來，便形成了異步刷新

方式。異步刷新先用刷新的行數(shù)把最大刷新間隔進行分割，然后再將

已分割的每段時間分為兩部分，前一大段時間用于讀寫操作或保持，

后一小段時間用于刷新（先分散、后集中）。

對于32X32的存儲矩陣，在讀寫?刷新?讀寫?刷新讀寫?刷新

2ms內(nèi)需要將32行刷新一遍,62us0.5us62.5US62.5us

所以相鄰兩行的刷新間隔

刷新間隔2nls-----------------?

=2ms/32=62.5jus。（刷新

間隔分為32個時段）異步刷新方式示意圖

異步刷新方式既能充分利用最大刷新間隔時間，減少了刷新次數(shù)，

又能保持系統(tǒng)的高速性。這種方法雖然也有“死區(qū)”，但很小。所

以是一種比較實用的刷新方式。

44

5、DRAM的讀寫時序

讀周期：在讀周期中，行地址必須在辰有效之前有效，

列地址也必須在CAS有效之前有效，且在CAS至屎之前,

WE必須為高電平，并保持到CAS脈沖結(jié)束之后。

.----------—讀周期tCYC—------?

RAS、_______________/\

CAS\____________________/

地址—行地址><列地址X

WE\_______

數(shù)據(jù)

45

DRAM的讀寫時序（續(xù)）

寫周期：在寫周期中，當(dāng)WE有效之后，輸入的蟹必須

保持到頻變?yōu)榈碗娖街?。在RAS、CAS和WE全部

有效時，數(shù)據(jù)被寫入存儲器。

46

6、DRAM與SRAM的比較

■每片DRAM的存儲容量大約是SRAM的4倍

■DRAM的價格大約是SRAM的1/4

■DRAM所需功率大約只有SRAM的1/6

■DRAM由于使用動態(tài)元件，速度比SRAM低

■DRAM需要刷新，不僅浪費時間，而且需要刷新電路

■DRAM一般用作主存儲器，而SRAM用作高速緩沖存

儲器(cache)。

47

I、只讀存儲器ROM

■RAM為隨機存儲器，當(dāng)?shù)綦姇r，所存儲的

內(nèi)容立即消失。而只讀存儲器ROM,即使

掉電，所存儲的內(nèi)容也不會丟失。

■ROM構(gòu)成主存儲器時，和RAM統(tǒng)一編址，

一般ROM用來存放系統(tǒng)程序。

48

*1、ROM的分類

ROM分為以下幾類：

-掩模式只讀存儲器(ROM)

■一次編程ROM(PROM)

■多次編程ROM(EPROM)

■閃速存儲器(FlashMemory)

49

只讀存儲器（一）

■掩模式只讀存儲器（ROM）

掩模式ROM由芯片制造商在制造時寫入內(nèi)容，以后只能讀出而

不能寫入。它的基本存儲原理是以元件的“有或無”來表示存

儲元的信息（“「或“0”），可以用二極管或晶體管作為元件,

其存儲的內(nèi)容不會改變。

優(yōu)點可靠性高、集成度高、形成批量后價格便宜，缺點是對制

造商依賴性太大，靈活性差。

■一次編程ROM（PROM）

PROM可由用戶根據(jù)需要來確定ROM中的內(nèi)容，常見的熔絲式

PROM以熔絲的接通和斷開來表示所存的信息（“1”或“0”）。

剛出廠的產(chǎn)品，其熔絲全部接通；使用前，用戶根據(jù)需要斷開

某些單元的熔絲（寫入）。斷開后的熔絲是不能再接通的，所

以是一次性寫入的存儲器。雙極型PROM除熔絲式PROM外，

還有PN結(jié)擊穿型PROM,都只能進行一次性寫入。

50

I只讀存儲器（二）

■多次編程ROM（EPROM）

EPROM不僅可以由用戶寫入信息，而且可以對其內(nèi)容進行多次改

寫。EPROM出廠時，存儲內(nèi)容為全1。用戶可以將其中某些單元

改為0。在更新內(nèi)容時，可將原存儲內(nèi)容擦除、恢復(fù)為全

EPROM分兩種，一種為光擦只讀存儲器UVEPROM（紫外線、整

片擦除），另一種為電擦只讀存儲器EEPROM（E2PROM,電擦

除、可字擦除和數(shù)據(jù)塊擦除）。

■閃速存儲器（FlashMemory）

閃速存儲器是一種快速擦寫型存儲器，主要特點是既能不加電長

期保存信息，又能在線快速擦除和改寫內(nèi)容，兼?zhèn)銻OM和RAM的

優(yōu)點，同時具有DRAM的高密度。它是目前惟一具有大容量、非

易失性、低價格、可在線改寫、并具有瞬時啟動特性的高速存儲

器。瞬時啟動特性是指閃速存儲器能直接與CPU連接，不必從盤

上到RAM的加載步驟，CPU可以直接訪問，如U盤。

51

2、ROM舉例

■2716是2KX8的EPROM芯片

-位地址線]

-8位數(shù)據(jù)線

■片選信號>24條引出線

-高壓輸入引腳線、編程脈沖線

-電源線、地線>

■與RAM芯片的區(qū)別：

-2716沒有讀寫控制線；

-增加了高壓輸入引腳和編程脈沖兩個寫入信號。

52

五、存儲器的構(gòu)成

存儲器的設(shè)計，一般可按下列步驟進行：

-根據(jù)可用芯片，計算容量和所需芯片數(shù)量

-進行地址分配，完成擴展

-片選邏輯設(shè)計

-位擴展，畫出邏輯連接圖，步驟如下：

-連接地址線

■連接片選線

-連接數(shù)據(jù)線

■連接控制線

-字單元擴展，完成邏輯圖連接，步驟同位擴展。

53

&存儲器設(shè)計舉例

■例：用:LKX4芯片構(gòu)成4KB的存儲器。畫出連接圖，給出地址分配和片

選邏輯。

■根據(jù)可用芯片，計算容量和所需芯片數(shù)。

(4+1)X(8+4)=4X2=8片

■進行地址分配，完成擴展。

位：1KX4-1KX8：2片構(gòu)成一個芯片組

字：1KX8-4KX8：4個芯片組

地址分配沒有給出特殊要求，可以從0地址開始分配：

總?cè)萘?K=212—需要12位地址：

000000000000~111111111111

一個組1K=2I。一需要10位地址：

0000000000~1111111111

000H~3FFH,400H~7FFH,800H~BFFH,C00H~FFFH

54

存儲器設(shè)計舉例（續(xù)一）

■片選邏輯設(shè)計

用低地址線進行字選，用高地址線進行片選。1KB芯片組與1KX4

芯片的地址位數(shù)相同，需要10位地址線，占低10位，剩余的2位

高地址線用來產(chǎn)生4個芯片組的片選信號。

片選信號可用2:4譯碼器譯碼、也可用與非門產(chǎn)生，采用全譯碼:

CS0=A11A10'CS1=A11A10,CS2=A]]A10'CS3=A11AIO

多數(shù)存儲器芯片的片選輸入采用負(fù)邏輯:

CS0=A11A10,CS1=A11A10,CS2=A11A10,CS3=A11A1O

■畫出邏輯連接圖

55

存儲器設(shè)計舉例（續(xù)二）

，逢二步：位擴展（第二步：字?jǐn)U廉）

56

存儲器設(shè)計舉例（續(xù)三）

例：某半導(dǎo)體存儲器容量15KB,其中固化區(qū)8KB,可選

EPROM芯片為4KX8；隨機讀寫區(qū)7KB,可選SRAM芯

片有：4KX4、2KX4、1KX4o地址總線Ai5~A）,雙向

數(shù)據(jù)總線D7~DO，R而控制讀/寫，而血為低電平時允許

存儲器工作信號。設(shè)計并畫出該存儲器邏輯圖，說明地址

分配、片選邏輯、片選信號極性。

解：EPROM芯片需要：8+4=2片；（4KX8-8KB,字?jǐn)U展）

SRAM芯片需要：8+4=2片；（4KX4-4KB,位擴展）

8+4=2片；（2KX4-2KB,位擴展）

8+4=2片；（1KX4-1KB,位擴展）

57

存儲器設(shè)計舉例（續(xù)四）除字選外，剩余

高位用于片選

該存儲器的地址分配如下:

oooooooooooooooo

CS

4KX8EPROMOOOOH-OFFFHoooomimimi0

8K

0001000000000000CSi

4KX8EPROM1000HTFFFHoooimimimi

4KX4RAM（2片）2000H~2FFFH0010000000000000

（ooiomimimics2

oonoooooooooooo

7KS2KX4RAM（2片）3000H~37FFH

0011011111111111CS3

I1KX4RAM（2片）3800H~3BFFH00111000ooooooooCS

oonionmimi4

把A工4-12輸入3:8譯碼器譯碼，用0?2號輸出線對應(yīng)CSo-2；

3號輸出線和Au組合生成CS3,和A工工、A”組合后生成CS小

58

存儲器設(shè)計舉例（續(xù)五）

③

D7-D-4Da-Do

4Kx8

——ROM

CSo~

4

4Kx8

ROM

00110000**CSi

q

00110111**4Kx412/4Kx4

。,,

。RAMRAM

推

6Y

國0

CS3=L4Ali魁二

」

8。2Kx42Kx4

蒼

。RAMRAM

。

csy

IKx4

00fl**RAMRAM

0011**?~Y

An-Ao

CS4=L4AiiAinR/W

59

六、高速存儲器

■主存速度的提高一直沒有跟上CPU速度的提高。

■1998年以前，DRAM的存取時間為60ns,相當(dāng)于

16.7MHz,而當(dāng)時的CPU速度已經(jīng)達至300MHz；

■目前，主存的速度達到266MHz或者更高一些，而CPU的

速度則達到了3GHz甚至更快。

■必須提高存儲器與CPU之間數(shù)據(jù)傳輸?shù)男省?/p>

-縮短存儲器的讀出時間，或者加大存儲器的字長

.采用并行操作的雙端口存儲器

-在CPU與存儲器之間插入一個高速緩沖器（cache）

■在每個存取周期中存取多個字

60

y1、雙端口存儲器

-存儲器在現(xiàn)代計算機系統(tǒng)中往往處于中心位置，一

方面要不斷地接受CPU的訪問，另一方面還要頻繁

地與眾多的I/O設(shè)備交換信息。

■傳統(tǒng)的單端口存儲器只有一套主存數(shù)據(jù)寄存器

(MDR)、主存地址寄存器(MAR)、地址譯碼器

和讀寫電路，在任一時刻只能接受來自CPU或者I/O

設(shè)備其中一方的訪問請求，屬于串行工作模式。

■雙端口存儲器正是為解決了這一問題而設(shè)計的，它

具有兩個可訪問的、相互獨立的端口。

61

y雙端口存儲器（續(xù)）

地址_地址

總線二MARf譯碼器一譯碼器+MARu總線

存

數(shù)據(jù)儲、數(shù)據(jù)

C二:MDR<------?體*MDR:

總線＞總線

控制

—*讀寫電路＜

總線旦町一黑

-由于具有左、右兩個端口，所以可以接受來自兩方面的訪問請求,

使存儲器并行工作，從而提高了整個計算機系統(tǒng)的效率。這是一

種空間并行的實現(xiàn)技術(shù)。

■當(dāng)兩個端口同時存取同一個存儲單元時，會發(fā)生沖突。這時，由

存儲器的仲裁邏輯根據(jù)兩端口訪問請求到達的微小差別來決定先

為哪個端口服務(wù)，而另一端口要暫停操作，等待開放端口。