數(shù)字電子技術5

5鎖存器和觸發(fā)器教學基本要求1、掌握鎖存器、觸發(fā)器的電路結構和工作原理2、熟練掌握SR觸發(fā)器、JK觸發(fā)器、D觸發(fā)器及T觸發(fā)器的邏輯功能3、正確理解鎖存器、觸發(fā)器的動態(tài)特性11、時序邏輯電路與鎖存器、觸發(fā)器：

時序邏輯電路:概述鎖存器和觸發(fā)器是構成時序邏輯電路的基本邏輯單元。

結構特征:由組合邏輯電路和存儲電路組成,電路中存在反饋。工作特征：時序邏輯電路的工作特點是任意時刻的輸出狀態(tài)不僅與該當前的輸入信號有關，而且與此前電路的狀態(tài)有關。2具有0和1兩個穩(wěn)定狀態(tài)，一旦狀態(tài)被確定，就能自行保持。一個鎖存器或觸發(fā)器能存儲一位二進制碼。2、鎖存器與觸發(fā)器共同點：

不同點：鎖存器---對脈沖電平敏感的存儲電路，在特定輸入脈沖電平作用下改變狀態(tài)。觸發(fā)器---對脈沖邊沿敏感的存儲電路，在時鐘脈沖的上升沿或下降沿的變化瞬間改變狀態(tài)。35.1雙穩(wěn)態(tài)存儲單元電路5.1.1

雙穩(wěn)態(tài)的概念反饋雙穩(wěn)態(tài)存儲單元電路電路有兩個互補的輸出端Q端的狀態(tài)定義為電路輸出狀態(tài)。42、邏輯狀態(tài)分析01——電路具有記憶1位二進制數(shù)據(jù)的功能。

10如Q=1如Q=0105.1.2

雙穩(wěn)態(tài)存儲單元1、電路結構53.模擬特性分析

I1

=

O2

O1=

I2

I1

O165.2.1SR鎖存器5.2鎖存器1.基本SR鎖存器電路的初態(tài)與次態(tài)初態(tài)：R、S信號作用前Q端的狀態(tài).

初態(tài)用Qn表示。次態(tài)：R、S信號作用后Q端的狀態(tài).

次態(tài)用Qn+1表示。71)工作原理00若初態(tài)Qn=1若初態(tài)

Qn=010101000R=0、S=0無論初態(tài)Q

n為0或1，鎖存器的狀態(tài)不變8無論初態(tài)Qn為0或1，鎖存器的次態(tài)為為1態(tài)。信號消失后新的狀態(tài)將被記憶下來。01若初態(tài)Qn=0若初態(tài)Qn=101010R=0、S=11019無論初態(tài)Qn為0或1，鎖存器的次態(tài)為0態(tài)。信號消失后新的狀態(tài)將被記憶下來。10若初態(tài)Qn=1若初態(tài)Qn=0110100101R=1、

S=00101100S=1、

R=110無論初態(tài)Qn為0或1，鎖存器的次態(tài)、都為0。約束條件:SR=0當S、R同時回到0時，由于兩個與非門的延遲時間無法確定，使得觸發(fā)器最終穩(wěn)定狀態(tài)也不能確定。鎖存器的輸出既不是0態(tài)，也不是1態(tài)112）邏輯符號與邏輯功能不確定111不確定011110110010110001011000000RS邏輯功能表不變置0置1狀態(tài)不確定S為置1端，R為置0端，且都是高電平有效12不變置1不變置0置1不變不變4）工作波形(設初態(tài)為0）01001000000010QQ畫工作波形方法：根據(jù)鎖存器信號敏感電平,確定狀態(tài)轉換時間根據(jù)鎖存器的邏輯功能確定Qn+1。不確定111不確定011110110010110001011000000RS134）用與非門構成的基本SR鎖存器、c.國標邏輯符號a.電路圖b.功能表

不定不定0010100101不變11不變Q約束條件:

S+R=014畫工作波形功能表

不定不定0010100101不變11不變Q不變不定置1不變置1不變置0不變110111011110110011155、應用舉例

---去抖動電路開關閉合時開關斷開時16開關接A時振動,Q=1

開關接B振動開關起始狀態(tài):接B,=0=1Q=0RS開關轉接A,=1=0Q=1RS懸空時

=1=1

Q不變RS去抖動電路工作原理S懸空時

=1=1

Q不變SR172.邏輯門控SR鎖存器電路結構C1

國標邏輯符號簡單SR鎖存器使能信號控制門電路182、工作原理

S=0，R=0：Qn+1=Qn

S=1，R=0：Qn+1=1

S=0，R=1：Qn+1=0

S=1，R=1：Qn+1=ФE=1：E=0：01&&&&狀態(tài)發(fā)生變化。狀態(tài)不變Q3=SQ4=RSR193、邏輯功能的幾種描述方式：

1)邏輯功能表

（E=1）

2)特性方程

狀態(tài)不定－－011111置1010011置0011100狀態(tài)不變010000

說明Qn+1QnRS010011=f(RSQn+1Qn)?í+=+1QRSQnn=0SR約束條件20狀態(tài)不定－－011111置1010011置0011100狀態(tài)不變010000

說明Qn+1QnRS010011

3)狀態(tài)轉換圖

邏輯功能表S=1R=0S=0R=1S=0R=XS=XR=0狀態(tài)轉換圖用于電路設計：已知狀態(tài)的轉換，確定S、R的邏輯值

214)工作波形

S R Qn+1

0 0 Qn

0 1 0 1 0 1 1 1 Ф 邏輯功能表E=1期間的S

、R信號影響鎖存器的狀態(tài)。E=0為低電平期間鎖存器狀態(tài)不變。功能表、特性方程、狀態(tài)轉換圖、波形圖。邏輯功能的四種描述方式:5）動作特點：E=1期間電路對信號敏感，并按S

、R信號改變鎖存器的狀態(tài)。225.2.2D鎖存器1.邏輯門控D鎖存器國標邏輯符號邏輯電路圖該鎖存器有幾種工作狀態(tài)?有非定義狀態(tài)嗎?23=DS=0R=1D=0Q=0D=1Q=1E=0不變E=1=

DS=1R=0D鎖存器的功能表置10111置01001保持不變不變×0功能QDEQ邏輯功能1.邏輯門控D鎖存器242.

傳輸門控D鎖存器

E=0時E=1時(a)電路結構TG2導通，TG1斷開

TG1導通，TG2斷開Q=DQ不變101010(b)工作原理25Q

Q

(b)

工作波形

2.

傳輸門控D鎖存器263.

鎖存器的動態(tài)特性保持時間tH:確保數(shù)據(jù)的可靠鎖存的最少時間。延遲時間tpLH:輸出從低電平到高電平的延遲時間;脈沖寬度tW:為保證D信號正確傳送到Q和建立時間tSU:表示D信號對E下降沿的最少時間提前量。延遲時間tpHL:高電平到低電平的延遲時間。27CMOS八D鎖存器-74HC/HCT373OE=0三態(tài)門使能,數(shù)據(jù)輸出LE=0鎖存器的狀態(tài)不變LE=1鎖存器的狀態(tài)隨Dn變化OE=1三態(tài)門為高阻態(tài),數(shù)據(jù)不能輸出4.典型集成電路傳輸門控D

鎖存器傳輸門控制2874HC/HCT373的功能表工作模式輸入內部鎖存器狀態(tài)輸出LEDnQn使能和讀鎖存器

（傳送模式）LHLLLLHHHH鎖存和讀鎖存器LLL*LLLLH*HH鎖存和禁止輸出H×××高阻H×××高阻L*和H*表示門控電平LE由高變低之前瞬間Dn的邏輯電平。295.3觸發(fā)器的電路結構和工作原理1.鎖存器與觸發(fā)器鎖存器在E的高(低)電平期間對信號敏感并更新狀態(tài)觸發(fā)器在脈沖邊沿(上升沿或下降沿)的作用下產生狀態(tài)的刷新(觸發(fā))30主鎖存器5.3.1主從觸發(fā)器TG1和TG4的工作狀態(tài)相同TG2和TG3的工作狀態(tài)相同傳輸門控D鎖存器從鎖存器邏輯符號5.3觸發(fā)器的電路結構和工作原理31TG1導通，TG2斷開——輸入信號D送入主鎖存器。TG3斷開，TG4導通——從鎖存器維持在原來的狀態(tài)不變。(1)CP=0時:

=1，C=0，DDD1.工作原理5.3.1主從觸發(fā)器32(2)CP由0跳變到1

:

=0，C=1，D觸發(fā)器的次態(tài)僅僅取決于CP信號上升沿到達前瞬間的D信號主鎖存器:TG1斷開，TG2導通,從鎖存器:TG3導通，TG4斷開,Q

的信號送Q端。主鎖存器維持原態(tài)不變。

DDD5.3.1主從觸發(fā)器332.D觸發(fā)器的邏輯功能特性方程Qn+1=D狀態(tài)轉換圖

邏輯功能表111101010000D動作特點：電路在CP的上升沿對信號敏感,并產生狀態(tài)變化。次態(tài)與CP的上升沿前一瞬間Ｄ的狀態(tài)相同5.3.1主從觸發(fā)器34

CP

D

對CP上升沿敏感的邊沿觸發(fā)器工作波形5.3.1主從觸發(fā)器35

CP

D

工作波形對CP下降沿敏感的邊沿觸發(fā)器5.3.1主從觸發(fā)器362、典型集成電路-----CMOSD觸發(fā)器74HC/HCT74001010100101的直接置1和直接置0的作用

RD、

SD

RD=0

SD=1CP=05.3.1主從觸發(fā)器同理,可分析當時,當CP=0時,當CP=0時,371101001100001

R=0

S=1CP=1

RD、

的直接置1和直接置0的作用與CP無關

SD

R=0

S=1Q=0CP=1或CP=0

R=1

S=0Q=1CP=1或CP=05.3.1主從觸發(fā)器同理,可分析當時,38

74HC/HCT74的功能表LHH↑HHHLL↑HHQn+1DCPHH××LLHL××LHLH××HLQDCP輸出輸入國標邏輯符號

3.典型集成電路74HC/HCT74直接置1直接置0D功能具有直接置1、直接置0，正邊沿觸發(fā)的D功能觸發(fā)器5.3.1主從觸發(fā)器39RDQCPSDD已知觸發(fā)器的輸入波形，試對應畫出Q端輸出波形

5.3.1主從觸發(fā)器405.3.2

維持阻塞觸發(fā)器1.電路結構與工作原理

由3個基本SR鎖存器組成置0維持線接受D、CP輸入信號根據(jù)確定觸發(fā)器的狀態(tài)41011DD

1

&

CP

Q1

&

G33

&

&

&

Q2

Q3

S

RQ4

D

QQ&

CP=0

Qn+1=QnD信號進入觸發(fā)器,為狀態(tài)刷新作好準備Q1=DQ4=D2、工作原理:觸發(fā)器,狀態(tài)不變G2G1G4G5G65.3.2

維持阻塞觸發(fā)器4201DD

G1

&

CP

Q1

&

3

&

&

&

G5

Q2

Q3

S

R

G4

Q4

D

G

Q

Q

&

當CP由0跳變?yōu)?100DD在CP脈沖的上升沿，觸發(fā)器按此前的D信號刷新11G2G4G6G5G32、工作原理:5.3.2

維持阻塞觸發(fā)器43

1

&

CP

Q1

&

3

&

&

&

G5

Q2

Q3

S

R

G

Q4

D

G6

Q

Q

&

當CP=1置0維持線110D信號不影響、的狀態(tài)，Q的狀態(tài)不變0置1阻塞線如Qn+1=0G1G2G3G4G5G601D不能改變Q3、Q25.3.2

維持阻塞觸發(fā)器441

1

&

CP

Q1

&

3

&

&

&

5

Q2

Q3

S

R

G

Q4

D

G

Q

Q

&

當CP=101置1維持線置0阻塞線1結論：在CP脈沖的上升沿到來瞬間使觸發(fā)器的狀態(tài)變化D信號不影響、的狀態(tài)，Q的狀態(tài)不變如Qn+1=1G1G2G3G4G5G6011

Q2、Q3狀態(tài)不變觸發(fā)器的次態(tài)與CP脈沖的上升沿到來前一瞬間D的狀態(tài)相同5.3.2

維持阻塞觸發(fā)器45工作波形邏輯功能表維持阻塞D觸發(fā)器狀態(tài)變化產生在時鐘脈沖的上升沿，其次態(tài)決定于該時刻前瞬間輸入信號D。111101010000D5.3.2

維持阻塞觸發(fā)器46JK

觸發(fā)器J=K=0Qn=0Qn+1=0Qn=1Qn+1=1J=0K=1Qn=0Qn+1=0Qn=1Qn+1=0J=1K=0Qn=0Qn+1=1Qn=1Qn+1=1J=K=1Qn=0Qn+1=1Qn=1Qn+1=0邏輯符號5.3觸發(fā)器的邏輯功能不變置0置1翻轉47

翻轉10011111

置111010011

置000011100狀態(tài)不變01010000

說

明Qn+1QnKJ功能表

特性方程1、JK觸發(fā)器的邏輯功能5.3觸發(fā)器的邏輯功能邏輯符號48

翻轉10011111

置111010011

置000011100狀態(tài)不變01010000

說

明Qn+1QnKJ功能表

狀態(tài)轉換圖J=XK=1J=1K=XJ=XK=0J=0K=X1、JK觸發(fā)器的邏輯功能5.3觸發(fā)器的邏輯功能49工作波形

J K Qn+1

0 0 Qn

0 1 0 1 0 1 1 1 Qn

JK觸發(fā)器真值表JK觸發(fā)器狀態(tài)變化發(fā)生在時鐘脈沖的下降沿，次態(tài)決定于該時刻前瞬間輸入的JK信號。5.3觸發(fā)器的邏輯功能5