數(shù)字電路與邏輯設(shè)計-第2章-邏輯門

第2章邏輯門本章內(nèi)容22.1布爾邏輯2.2邏輯門的描述2.3邏輯門的電路實現(xiàn)2.4集成邏輯門2.1

布爾邏輯一位二進(jìn)制加法的進(jìn)位、和與加數(shù)的關(guān)系4X1X0Y1Y00000010110011110二值邏輯運算5運算公式非┐真=假┐假=真與假∧假=假假∧真=假真∧假=假真∧真=真或假∨假=假假∨真=真真∨假=真真∨真=真運算公式非0=11=0與0·0

=00·1

=01·0

=01·1

=1或0+0=00+1=11+0=11+1=1運算公式異或0⊙0

=00⊙1

=11⊙0

=11⊙1

=0同或0⊙0=10⊙1=01⊙0=01⊙1=1命題邏輯運算異或和同或的邏輯運算基本邏輯運算公式2.2

邏輯門的描述與門代數(shù)式

F=A·B真值表邏輯圖波形圖7ABF000010100111或門代數(shù)式

F=A+B真值表邏輯圖波形圖8ABF000011101111非門代數(shù)式

F=A真值表邏輯圖波形圖9AF0110邏輯運算的基本定律名稱公式1公式20—1律A+1=1A·0=0自等律A+0=AA·1=A重疊律A+A=AA·A=A互補律A+A=1A·A=0交換律A+B=B+AA·B=B·A結(jié)合律(A+B)+C=A+(B+C)(A·B)·C=A·(B·C)分配律A+BC=(A+B)(A+C)A·(B+C)=AB+AC反演律(德·摩根定理)A+B=A·BA·B=A+B還原律A=A10與非門代數(shù)式

F=A·B真值表邏輯圖波形圖11ABF001011101110或非門代數(shù)式

F=A+B真值表邏輯圖波形圖12ABF001010100110與或非門代數(shù)式

F=AB+CD邏輯圖真值表？波形圖？13異或門代數(shù)式

F=A+B真值表邏輯圖波形圖14ABF000011101110同或門代數(shù)式

F=A⊙B真值表邏輯圖波形圖15ABF001010100111異或、同或運算的基本定律名稱公式1公式2自等律A0=AA⊙1=A取補律A1=AA⊙0=A互補律AA=1A⊙A=0交換律AB=BAA⊙B=B⊙A結(jié)合律(AB)C=A(B

C)(A⊙B)⊙C=A⊙(B⊙C)分配律A(B

C)=AB

ACA+(B⊙C)=(A+B)⊙(A+C)反演律A

B=A⊙BA⊙B=AB調(diào)換律A

B=A

B=A

BA⊙B=A⊙B=A⊙B奇偶律AA=0，A

A

A=AA⊙A=1，A⊙A⊙A=A16

2.3

邏輯門的電路實現(xiàn)開關(guān)邏輯電路18ABFABFABFABF單開關(guān)0—11—0雙開關(guān)串聯(lián)000010100111雙開關(guān)并聯(lián)0000111011112.4

集成邏輯門TTL與非門的基本原理20輸入級由多發(fā)射極晶體管V1和基極電阻R1組成，它實現(xiàn)了輸入變量A、B、C的邏輯與運算。中間級是放大級，由V2、R2和R3組成，V2的集電極c2和發(fā)射極e2可以分別提供兩個相位相反的電壓信號。輸出級：由V3、V4、V5和R4、R5組成。其中V3、V4構(gòu)成復(fù)合管，與V5組成推拉式輸出結(jié)構(gòu)。輸出阻抗低，帶負(fù)載能力強。21TTL與非門的基本原理

輸入端全為高電平V1:Ub1=Ubc1+Ube2+Ube5=0.7×3=2.1V因此輸出為邏輯低電平UOL=0.3V發(fā)射極反偏而集電極正偏，處于倒置放大狀態(tài)V2：飽和狀態(tài)V3：Uc2=Uces2+Ube5≈1V，使V3導(dǎo)通，Ue3=Uc2-Ube3=1-0.7≈0.3V，使V4截止。V5：深飽和狀態(tài)3.6V3.6V2.1V0.3V3.6V22TTL與非門的基本原理

輸入端至少有一個接低電平0.3V3.6V3.6V1V3.6VV1:A端發(fā)射極導(dǎo)通，Ub1=UA+Ube1=1V，其他發(fā)射極均因反偏而截止5-0.7-0.7=3.6VUb1=1V，所以V2、V5截止,Uc2≈Ucc=5VV3：微飽和狀態(tài)V4：放大狀態(tài)電路輸出高電平為：5VUOH=Uc2-Ube3–Ube4

23

輸入端全為高電平，輸出為低電平UoL

輸入至少有一個為低電平時，輸出為高電平UoH由此可見，電路的輸出和輸入之間滿足與非邏輯關(guān)系：V1：倒置放大狀態(tài)V2：飽和狀態(tài)V3：導(dǎo)通狀態(tài)V4：截止?fàn)顟B(tài)V5：深飽和狀態(tài)V2：截止?fàn)顟B(tài)V3：微飽和狀態(tài)V4：放大狀態(tài)V5：截止?fàn)顟B(tài)TTL與非門的基本原理三態(tài)門24

工作原理除具有TTL“與非”門輸出邏輯0、邏輯1狀態(tài)外，還有第三種輸出狀態(tài)

—高阻狀態(tài)Z，這時輸出端相當(dāng)于懸空。非門，是三態(tài)門的狀態(tài)控制部分EN使能端六管TTL與非門增加部分當(dāng)EN=0時，T4輸出高電平VC=1，D2截止，此時后面電路執(zhí)行正常與非功能F=AB。101V1V輸出F端處于高阻狀態(tài)記為Z。T6、T7、T9、T10均截止Z當(dāng)EN=1時，EN三態(tài)門25使能端的兩種控制方式低電平使能高電平使能三態(tài)門的邏輯符號ABFENABFEN三態(tài)門的應(yīng)用總線分時傳送雙向傳輸26CMOS反相器27

工作原理PMOSNMOS襯底與漏源間的PN結(jié)始終處于反偏，NMOS管的襯底總是接到電路的最低電位，PMOS管的襯底總是接到電路的最高電位柵極相連做輸入端漏極相連做輸出端電源電壓VDD＞VTN+|VTP|，VDD適用范圍較大可在3～18VVT1--NMOS的開啟電壓VT2--PMOS的開啟電壓1、輸入為低電平UIL=0V時UGS1＜UTNV1管截止；|UGS2|＞UTP電路中電流近似為零(忽略V1的截止漏電流)，UDD主要降落在V1上，輸出為高電平UOH≈UDDV2管導(dǎo)通2、輸入為高電平UIH=UDD時，V1通V2止，UDD主要降在V2上，輸出為低電平UOL≈0V。實現(xiàn)邏輯“非”功能UDDUIUOV1V228CMOS與非門二輸入“與非”門電路結(jié)構(gòu)如圖每個輸入端與一個NMOS管和一個PMOS管的柵極相連當(dāng)A和B為高電平時:1兩個串聯(lián)的NMOST1、T2通通止止0101通止通1止當(dāng)A和B至少有一個為低電平時:輸出高電平輸出低電平

電路實現(xiàn)“與非”邏輯功能兩個并聯(lián)的PMOS管T3、T429CMOS傳輸門

工作原理柵極控制電壓為互補信號，如C=0，C=UDD當(dāng)C=0V，C=UDD時TN和TP均截止，Ui由0～UDD變化時，傳輸門呈現(xiàn)高阻狀態(tài)，相當(dāng)于開關(guān)斷開，CL上的電平保持不變，這種狀態(tài)稱為傳輸門保存信息當(dāng)C=UDD，C=0V時，Ui在|UTP|～UDD范圍變化時TP導(dǎo)通即Ui在0～UDD范圍變化時，TN、TP中至少有一只管子導(dǎo)通，使Uo=Ui，這相當(dāng)于開關(guān)接通，這種狀態(tài)稱為傳輸門傳輸信息Ui由0～(UDD-UTN)范圍變化時TN導(dǎo)通30

CMOS傳輸門應(yīng)用1、當(dāng)C為低電平時，TN、TP截止傳輸門相當(dāng)于開關(guān)斷開，傳輸門保存信息2、當(dāng)C為高電平時，TN、TP中至少有一只管子導(dǎo)通，使Uo=Ui，這相當(dāng)于開關(guān)接通，傳輸門傳輸信息由此可見傳輸門相當(dāng)于一個理想的開關(guān)，且是一個雙向開關(guān)邏輯符號輸入輸出門控制信號CMOS傳輸門用TTL電路驅(qū)動CMOS電路31TTL與CMOS之間的電平移動如果CMOS電路的電源較高，TTL的輸出端仍可接一上拉電阻，但需使用集電極開路門電路。另一種方案是采用一個專用的CMOS電平移動器，它由兩種直流電源UCC和UDD供電，電平移動器接收TTL電平(對應(yīng)于UCC)，而輸出CMOS電平(對應(yīng)于UDD)。32當(dāng)CMOS電路驅(qū)動TTL電路時，由于CMOS驅(qū)動電流較小(特別是輸出低電平時)，所以對TTL電路的驅(qū)動能力很有限。因此采用CMOS驅(qū)動器可以提高驅(qū)動能力，也可以用三極管反相器作為接口電路，即用三極管電流放大器擴展電流驅(qū)動能力。用CMOS電路驅(qū)動TTL電路本章小結(jié)1.熟練掌握邏輯代數(shù)的基本定律、基本公式以及運算規(guī)則，常用邏輯門的符號。2.熟練掌握邏輯門的描述方式3.掌握三態(tài)門和傳輸門的主要特點和應(yīng)用場合。33代數(shù)式真值表邏輯圖波形圖作業(yè)1.設(shè)有三個輸入變量A、B、C，試按下述邏輯問題列出真值表，并用基本邏輯運算寫出它們各自的代數(shù)式，畫出對應(yīng)的邏輯圖和工作波形圖。(1)當(dāng)A+B=C時，輸出X為1，其余情況輸出