實(shí)驗(yàn)一-基于QUARTUSII圖形輸入電路的設(shè)計(jì)

實(shí)驗(yàn)一基于QUARTUSII圖形輸入電路的設(shè)計(jì)實(shí)驗(yàn)?zāi)康耐ㄟ^一個簡單的3—8譯碼器的設(shè)計(jì),掌握組合邏輯電路的設(shè)計(jì)方法。初步了解QUARTUSII原理圖輸入設(shè)計(jì)的全過程。掌握組合邏輯電路的靜態(tài)測試方法。實(shí)驗(yàn)原理3-8譯碼器三輸入，八輸出。當(dāng)輸入信號按二進(jìn)制方式的表示值為N時，輸出端標(biāo)號為N的輸出端輸出高電平表示有信號產(chǎn)生，而其它那么為低電平表示無信號產(chǎn)生。因?yàn)槿齻€輸入端能產(chǎn)生的組合狀態(tài)有八種，所以輸出端在每種組合中僅有一位為高電平的情況下，能表示所有的輸入組合。其真值表如表1-1所示輸入輸出ABCD7D6D5D4D3D2D1D0000000000010010000001001000000100011000010001000001000010100100000110100000011110000000表1-1三-八譯碼器真值表譯碼器不需要像編碼器那樣用一個輸出端指示輸出是否有效。但可以在輸入中參加一個輸出使能端，用來指示是否將當(dāng)前的輸入進(jìn)行有效的譯碼，當(dāng)使能端指示輸入信號無效或不用對當(dāng)前信號進(jìn)行譯碼時，輸出端全為高電平，表示無任何信號。本例設(shè)計(jì)中沒有考慮使能輸入端，自己設(shè)計(jì)時可以考慮參加使能輸入端時，程序如何設(shè)計(jì)。實(shí)驗(yàn)內(nèi)容在本實(shí)驗(yàn)中，用三個撥動開關(guān)來表示三八譯碼器的三個輸入〔A、B、C〕；用八個LED來表示三八譯碼器的八個輸出〔D0-D7〕。通過輸入不同的值來觀察輸入的結(jié)果與三八譯碼器的真值表〔表1-1〕是否一致。實(shí)驗(yàn)箱中的撥動開關(guān)與FPGA的接口電路如下列圖1-1所示，當(dāng)開關(guān)閉合〔撥動開關(guān)的檔位在下方〕時其輸出為低電平，反之輸出高電平。其電路與FPGA的管腳連接如表1-2所示撥動開關(guān)的輸出撥動開關(guān)的輸出對應(yīng)FPGA管腳名稱對應(yīng)FPGA管腳名稱圖1-1撥動開關(guān)與FPGA接口電路信號名稱對應(yīng)FPGA管腳名信號說明K1AG12從K1輸出到FPGA的AG12K2AA8從K2輸出到FPGA的AA8K3AA10從K3輸出到FPGA的AA10K4AB8從K4輸出到FPGA的AB8K5AC5從K5輸出到FPGA的AC5K6AE3從K6輸出到FPGA的AE3K7AE4從K7輸出到FPGA的AE4K8U8從K8輸出到FPGA的U5表1-2撥動開關(guān)與FPGA管腳連接表LED燈與FPGA的接口電路如圖1-2所示，當(dāng)FPGA與其對應(yīng)的端口為高電平時LED就會發(fā)光，反之LED燈滅。其與FPGA對應(yīng)的管腳連接如表1-3所示。圖1-2LED燈與FPGA接口電路信號名稱對應(yīng)FPGA管腳名說明LED1L5從FPGA的L5至LED1LED2M5從FPGA的M5至LED2LED3T7從FPGA的T7至LED3LED4U7從FPGA的U7至LED4LED5Y4從FPGA的Y4至LED5LED6AB5從FPGA的AB5至LED6LED7AB3從FPGA的AB3至LED7LED8AD4從FPGA的AD42至LED8表1-3LED燈與FPGA管腳連接表實(shí)驗(yàn)步驟下面將通過這個實(shí)驗(yàn)，向讀者介紹QUARTUSII的工程文件的生成、編譯、管腳分配以及時序仿真等的操作過程。1、建立工程文件1)選擇開始>程序>Altera>QuartusII8.1>QuartusII8.1(32BIT)，運(yùn)行QUARTUSII軟件。或者雙擊桌面上的QUARTUSII的圖標(biāo)運(yùn)行QUARTUSII軟件，出現(xiàn)如圖1-3所示，如果是第一次翻開QUARTUSII軟件可能會有其它的提示信息，使用者可以根據(jù)自己的實(shí)際情況進(jìn)行設(shè)定后進(jìn)入圖1-3所示界面。圖1-3QUARTUSII軟件運(yùn)行界面2)選擇軟件中的菜單File>NewProjectWizard，新建一個工程。如圖1-4所示。3〕點(diǎn)擊圖1-4中的NEXT進(jìn)入工作目錄，工程名的設(shè)定對話框如圖1-5所示。第一個輸入框?yàn)楣こ棠夸涊斎肟?，用戶可以輸入如e:/eda等工作路徑來設(shè)定工程的目錄，設(shè)定好后，所有的生成文件將放入這個工作目錄。第二個輸入框?yàn)楣こ堂Q輸入框，第三個輸入框?yàn)轫攲訉?shí)體名稱輸入框。用戶可以設(shè)定如EXP1，一般情況下工程名稱與實(shí)體名稱相同。使用者也可以根據(jù)自已的實(shí)際情況來設(shè)定。圖1-4新建工程對話框圖1-5指定工程名稱及工作目錄4〕點(diǎn)擊NEXT，進(jìn)入下一個設(shè)定對話框，按默認(rèn)選項(xiàng)直接點(diǎn)擊NEXT進(jìn)行器件選擇對話框。如圖1-6所示。這里我們以選用CycloneIII系列芯片EP3C80F780C8為例進(jìn)行介紹。用戶可以根據(jù)使用的不同芯片來進(jìn)行設(shè)定。圖1-6器件選擇界面首先在對話框的左上方的Family下拉菜單中選取CycloneII，在中間右邊的Speedgrade下拉菜單中選取8，在左下方的Availabledevices框中選取EP3C80F780C8，點(diǎn)擊NEXT完成器件的選取，進(jìn)入EDATOOL設(shè)定界面如圖1-7所示。圖1-7EDATOOL對話框5〕按默認(rèn)選項(xiàng)，點(diǎn)擊NEXT出現(xiàn)新建工程以前所有的設(shè)定信息，如圖1-8所示，點(diǎn)擊FINISH完成新建工程的建立。圖1-8新建工程信息2、建立圖形設(shè)計(jì)文件1〕在創(chuàng)立好設(shè)計(jì)工程后，選擇File>NEW…菜單，出現(xiàn)圖1-9所示的新建設(shè)計(jì)文件類型選擇窗口。這里我們以建立圖形設(shè)計(jì)文件為例進(jìn)行說明，其它設(shè)計(jì)輸入方法與之根本相同。圖1-9新建設(shè)計(jì)文件選擇窗口2〕在New對話框〔圖1-9〕中選擇DeviceDesignFiles頁下的BlockDiagram/SchematicFile，點(diǎn)擊OK按鈕，翻開圖形編輯器對話框，如圖1-10所示。圖中標(biāo)明了常用的每個按鈕的功能。圖1-10QUARTUSII圖形編輯器對話框QUARTUSII圖形編輯器也稱塊編輯器〔BlockEditor〕，用于以原理圖〔Schematics〕和結(jié)構(gòu)圖〔BlockDiagrams〕的形式輸入和編輯圖形設(shè)計(jì)信息。QUARTUSII圖形編輯器可以讀取并編譯結(jié)構(gòu)圖設(shè)計(jì)文件〔BlockDesignFile〕和MAXPLUSII圖形設(shè)計(jì)文件〔GraphicDesignFiles〕，可以在QUARTUSII軟件中翻開圖形設(shè)計(jì)文件并將其另存為結(jié)構(gòu)圖設(shè)計(jì)文件。在QUARTUSII圖形編輯器窗口〔圖1-10〕中，根據(jù)個人愛好，可以隨時改變BlockEditor的顯示選項(xiàng)，如導(dǎo)向線和網(wǎng)格間距、橡皮筋功能、顏色以及根本單元和塊的屬性等。3〕在這里以用原理圖輸入設(shè)計(jì)一個三八譯碼器為例，介紹根本單元符號輸入方法的步驟。在圖1-10所示的圖形編輯器窗口的工件區(qū)雙擊鼠標(biāo)的左鍵，或點(diǎn)擊圖中的符號工具按鈕，或選擇菜單Edit>InsertSymbol…，那么彈出如圖1-10所示的Symbol對話框。圖1-10Symbol對話框4〕用鼠標(biāo)點(diǎn)擊單元庫前面的“+〞號，展開單元庫，用戶可以選擇所需要的圖元或符號，該符號那么顯示在右邊的顯示符號窗口，用戶也可以在符號名稱里輸入你所需要的符號名稱，點(diǎn)擊OK按鈕，所選擇的符號將顯示在圖形編輯器的工件工域。5〕參考圖1-11所示，將要選擇的器件符號放置在圖形編輯器的工件區(qū)域，用正交節(jié)點(diǎn)工具將原件邊接起來，然后定義端口的名稱。在這個例子里，定義三個輸入為A、B、C，定義八個輸出為D0、D1、D2、D3、D4、D5、D6、D7。用戶也可以根據(jù)自己的習(xí)慣來定義這些端口名稱。6〕完成圖形編輯的輸入之后，需要保存設(shè)計(jì)文件或重新命名設(shè)計(jì)文件。選擇File>SaveAs…項(xiàng)，出現(xiàn)如圖1-12所示對話框，選擇好文件保存目錄，并在文件名欄輸入設(shè)計(jì)文件名。如需要將設(shè)計(jì)文件添加到當(dāng)前工程中，那么選擇對話框下面的Addfiletocurrentproject復(fù)選框，單擊保存按鈕即可保存文件。需要注意的是，在整個設(shè)計(jì)文件保存的過程當(dāng)中，都需要遵循設(shè)計(jì)輸入法的一般規(guī)那么。圖1-11設(shè)計(jì)文件的輸入圖1-12保存設(shè)計(jì)文件對話框3、對設(shè)計(jì)文件進(jìn)行編譯QUARTUSII編譯器窗口包含了對設(shè)計(jì)文件處理的全過程。在QUARTUSII軟件中選擇Processing>CompilerTool菜單項(xiàng)，那么出現(xiàn)QUARTUSII的編譯器窗口，如圖1-13所示，圖中標(biāo)明了全編譯過程各個模塊的功能。圖1-13QUARTUSII編譯器窗口需要說明的是在進(jìn)行設(shè)計(jì)文件的綜合和分析，也可以單獨(dú)翻開某個分析綜合過程不必進(jìn)行全編譯界面。當(dāng)完成上述窗口的設(shè)定后，點(diǎn)擊START按鈕進(jìn)行設(shè)計(jì)文件的全編譯。如果文件有錯，在軟件的下方那么會提示錯誤的原因和位置，以便于使用者進(jìn)行修改直到設(shè)計(jì)文件無錯。整個編譯完成，軟件會提示編譯成功，如圖1-14所示。圖1-14全編譯成功界面4、管腳分配在前面選擇好一個適宜的目標(biāo)器件〔在這個實(shí)驗(yàn)中選擇為EP3C80F780C8〕，完成設(shè)計(jì)的分析綜合過程，得到工程的數(shù)據(jù)文件以后，需要對設(shè)計(jì)中的輸入、輸出引腳指定到具體的器件管腳號碼，指定管腳號碼稱為管腳分配或管腳鎖定。這里介紹兩種方法進(jìn)行管腳鎖定。點(diǎn)擊Assignments菜單下面的AssignmentEditor，進(jìn)入到引腳分配窗口。如圖1-15所示。圖1-15進(jìn)入引腳分配界面首先將要分配管腳的信號放置在To下方。雙擊To下方的《New》，如圖1-15所示那么會出現(xiàn)如圖1-16所示界面。圖1-16信號選擇對話框選擇NodeFinder…進(jìn)入如圖1-17所示的NodeFinder對話框界面。按圖1-17中樣例設(shè)置參數(shù)。在Filter窗口選擇Pins：all，在Named窗口中輸入“*〞，點(diǎn)擊List在NodesFound窗口出現(xiàn)所有信號的名稱，點(diǎn)擊中間的按鈕那么SelectedNodes窗口下方出現(xiàn)被選擇的端口名稱。雙擊OK按鈕，完成設(shè)置。進(jìn)入管腳分配窗口，如圖1-18所示。圖1-17NodeFinder對話框圖1-18管腳分配在圖1-18中以鎖定端口A的管腳為例，其它端口的管腳鎖定與其根本一致。選擇端口A的對應(yīng)AssignmentName待其變?yōu)樗{(lán)色，雙擊之，出現(xiàn)下拉菜單項(xiàng)選擇取如圖1-18所示的Location〔Acceptswildcards/groups〕選項(xiàng)。選擇端口A的對應(yīng)Value欄，待其變?yōu)樗{(lán)色，依照表1-2和表1-3所示的硬件與FPGA的管腳連接表〔或附錄〕，輸入對應(yīng)的管腳名AG12，按回車鍵，軟件將自動將其改為PIN_AG12，同時藍(lán)色選擇條會自動跳轉(zhuǎn)到Value欄的下一行，這說明軟件已經(jīng)將輸入端口A分配到FPGA的AG12引腳上，如圖1-19所示。圖1-19給A端口進(jìn)行管腳分配用同樣的方法，依照表1-2和表1-3所示的硬件與FPGA的管腳連接表〔或附錄〕，對其它端口進(jìn)行管腳分配，如圖1-20所示。圖1-20所有引腳全局部配結(jié)束后的軟件窗口2〕點(diǎn)擊Assignments菜單下面的PinPlanner〔也可直接點(diǎn)擊工具欄上的引腳分配按鈕〕出現(xiàn)如圖1-21所示的所選目標(biāo)芯片的管腳分布圖。圖1-21目標(biāo)芯片的管腳分布圖與上面的方法相同，依照表1-2和表1-3所示的硬件與FPGA的管腳連接表〔或附錄〕，如端口A對應(yīng)的管腳為AG12，那么雙擊AG12管腳出現(xiàn)如圖1-22所示對話框。圖1-22管腳分配對話框在圖1-22對話框中的NodeName框中輸入對應(yīng)的端口名A或者通過下拉菜單項(xiàng)選擇取對應(yīng)的端口名稱A，點(diǎn)擊OK按鈕，完成對端口A的管腳分配。用相同的方法，依照下表1-4對其它端口進(jìn)行管腳分配，管腳分配完后，如下列圖1-23所示。圖1-23所有引腳全局部配結(jié)束后的軟件窗口端口名使用模塊信號對應(yīng)FPGA管腳說明A撥動開關(guān)K1AG12譯碼器的三位輸入B撥動開關(guān)K2AA8C撥動開關(guān)K3AA10D0LED燈LED1L5譯碼器的八位輸出D1LED燈LED2M5D2LED燈LED3T7D3LED燈LED4U7D4LED燈LED5Y4D5LED燈LED6AB5D6LED燈LED7AB3D7LED燈LED8AD4表1-4端口管腳分配表在圖1-23中，棕色標(biāo)出的管腳為已被分配鎖定的管腳。值得注意的是，當(dāng)管腳分配完之后一定要進(jìn)行再進(jìn)行一次全編譯，以使分配的管腳有效。5、對設(shè)計(jì)文件進(jìn)行仿真1〕創(chuàng)立一個仿真波形文件，選擇QUARTUSII軟件File>New，進(jìn)行新建文件對話框。如圖1-24所示。選取對話框的Verification/DebuggingFiles標(biāo)簽頁，從中選取VectorWaveformFile，點(diǎn)擊OK按鈕，那么翻開了一個空的波形編輯器窗口，如圖1-25所示。圖1-24新建文件對話框圖1-25波形編輯器2〕設(shè)置仿真結(jié)束時間，波形編輯器默認(rèn)的仿真結(jié)束時間為1μS，根據(jù)仿真需要，可以自由設(shè)置仿真的結(jié)束時間。選擇QUARTUSII軟件的Edit>EndTime命令，彈出線路束時間對話框，在Time框辦輸入仿真結(jié)束時間，點(diǎn)擊OK按鈕完成設(shè)置。3〕參加輸入、輸出端口，在波形編輯器窗口左邊的端口名列表區(qū)點(diǎn)擊鼠標(biāo)右鍵，在彈出的右鍵菜單中選擇Insert>InsertNodeorBus…命令，在彈出的InsertNodeorBus對話框如圖1-26所示界面中點(diǎn)擊NodeFinder…按鈕。圖1-26InsertNodeorBus對話框在出現(xiàn)的NodeFinder界面中，如圖1-27所示，在Filter列表中選擇Pins：all，在Named窗口中輸入“*〞，點(diǎn)擊List在NodesFound窗口出現(xiàn)所有信號的名稱，點(diǎn)擊中間的按鈕那么SelectedNodes窗口下方出現(xiàn)被選擇的端口名稱。雙擊OK按鈕，完成設(shè)置，回到圖1-26所示的InsertNodeorBus對話框，雙擊OK按鈕，所有的輸入、輸出端口將會在端口名列表區(qū)內(nèi)顯示出來，如圖1-28所示。圖1-27NodeFinder對話框圖1-28在波形編輯器中參加端口4〕編輯輸入端口波形，即指定輸入端口的邏輯電平變化，在如圖1-28所示的波形編輯窗口中，選擇要輸入波形的輸入端口如A端口，在端口名顯示區(qū)左邊的波形編輯器工具欄中有要輸入的各種波形，其按鈕說明如圖1-29所示。根據(jù)仿真的需要輸入波形。完成后如圖1-30所示。最后選擇軟件的File>Save進(jìn)行保存。圖1-29波形編輯器工具欄圖1-30編輯輸入端口波形5〕指定仿真器設(shè)置，在仿真過程中有時序仿真和功能仿真之分，在這里介紹功能仿真。在QUARTUSII軟件中選擇Processing>SimulatorTool命令，翻開仿真器工具窗口，如圖1-31所示。圖1-31仿真器工具窗口按圖1-31上的提示，首先產(chǎn)生功能仿真網(wǎng)表文件，點(diǎn)擊產(chǎn)生功能仿真網(wǎng)表的按鈕GenerateFunctionalSimulationNetlist，產(chǎn)生功能仿真網(wǎng)表，然后點(diǎn)擊開始仿真的START按鈕開始進(jìn)行仿真，直到仿真進(jìn)度條為100%完成仿真。點(diǎn)擊仿真報(bào)告窗口按鈕Report，觀察仿真波形。如圖1-32所示。圖1-32仿真波形6、從設(shè)計(jì)文件到目標(biāo)器件的加載完成對器件的加載有兩種形式，一種是對目標(biāo)器件進(jìn)行加載文件