《模擬與數(shù)字電子技術(shù)基礎(chǔ) 蔡惟錚》第12章習(xí)題解答

時序邏輯電路習(xí)題解答[12-1]下列哪種觸發(fā)器可用于移位寄存器：基本RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器、T觸發(fā)器解：構(gòu)成移位寄存器的觸發(fā)器必須在時鐘的控制下，實現(xiàn)數(shù)據(jù)“0”或“1”的移位，所以觸發(fā)器必須是時鐘觸發(fā)器，且具有置“0”、置“1”的功能。所以，D觸發(fā)器、JK觸發(fā)器可用于移位寄存器。[12-2]用維持阻塞D觸發(fā)器和與非門設(shè)計一個三位右移寄存器，用一控制信號X加以控制，當(dāng)X=0時能串行輸入新數(shù)據(jù)DI，當(dāng)X=1時具有自循環(huán)功能。解：用FF0、FF1、FF2三個D觸發(fā)器，當(dāng)X=0時能串行輸入新數(shù)據(jù)DI，當(dāng)X=1時具有自循環(huán)功能，也就是在時鐘作用下Q2的數(shù)據(jù)移入FF0，相當(dāng)?shù)囊莆患拇嫫鞯拇休斎攵藰?gòu)建一個2選一數(shù)據(jù)選擇器。根據(jù)題意D0=，很容易畫出如解圖12-2所示的邏輯圖。解圖12-2[12-3]采用JK觸發(fā)器實現(xiàn)一個四位右移移位寄存器。如果觸發(fā)器沒有端，該如何辦？解：如果JK觸發(fā)器有端，構(gòu)成移位寄存器時，低一位的觸發(fā)器的Q端接向相鄰高一位觸發(fā)器的J端；端接向K端。如果JK觸發(fā)器沒有端，低一位的觸發(fā)器的Q端接向相鄰高一位觸發(fā)器的J端，同時通過一個反相器再接向K端。因為移位寄存器中觸發(fā)器只需要具備置“0”和置“1”功能，根據(jù)JK觸發(fā)器的真值表，在執(zhí)行置“0”和置“1”功能時，J端和K端的狀態(tài)是相反的。[12-4]在二進(jìn)制異步計數(shù)器中，請將正確的進(jìn)位端或借位端填入下表觸發(fā)方式計數(shù)器類型加法計數(shù)器減法計數(shù)器上升沿觸發(fā)由端引出進(jìn)位由端引出借位下降沿觸發(fā)由端引出進(jìn)位由端引出借位解：題表12-4[12-5]分析題圖12-5所示計數(shù)器電路。①畫出狀態(tài)轉(zhuǎn)換圖，指出是幾進(jìn)制計數(shù)器。②驗證該計數(shù)器能否自啟動，如果不能請修改電路，使之能自啟動。題圖12-5題12-5邏輯圖解：電路由三個下降沿JKFF構(gòu)成，均由同一個時鐘CP觸發(fā)。所以為同步計數(shù)器，其分析步驟如下：1．寫出驅(qū)動方程，由圖知2．列狀態(tài)轉(zhuǎn)換表先任意設(shè)電路Q3Q2Q1的某一狀態(tài)為初始狀態(tài)，可得到觸發(fā)器輸入端J、K的狀態(tài)，在時鐘CP的作用下，可得到一個新的狀態(tài)；再以此設(shè)為電路的現(xiàn)態(tài)，求出其次態(tài)，直至得到電路所有可能出現(xiàn)的狀態(tài)的次態(tài)。本例設(shè)Q3Q2Q1的初始狀態(tài)為000，在CP的觸發(fā)下，可得到解圖12-5狀態(tài)轉(zhuǎn)換圖其次態(tài)仍為000，再設(shè)初態(tài)為001，求得其次態(tài)，依次類推。如題表12-5所示。3．畫狀態(tài)轉(zhuǎn)換圖。4．該電路為五進(jìn)制計數(shù)器。電路不能自啟動，可用次態(tài)卡諾圖的方法，修改000、001、010的次態(tài)使之進(jìn)入正常時序，并兼顧驅(qū)動方程最簡，可將000、001、010的次態(tài)變?yōu)?00，畫出次態(tài)卡諾圖可得到J3新的驅(qū)動方程，即J3=1。而K3、、J2、K2、J1、K1的驅(qū)動方程不變，這樣就可以自啟動。新的狀態(tài)轉(zhuǎn)換圖如解圖12-5所示。題表12-5Q3Q2Q1J3K3J2K2J1K000000001000010000011100101110111011000101000101000111110101000011001011000010111010[12-6]已知時序電路如題圖12-6所示，假設(shè)觸發(fā)器的初始狀態(tài)均為“0”①寫出電路的狀態(tài)方程和輸出方程。②分別列出X=0和X=1兩種情況下的狀態(tài)轉(zhuǎn)換表，說明其邏輯功能。③畫出X=1時，在CP脈沖作用下的Q1、Q2和輸出Z的波形。題圖12-6題12-6邏輯圖解：1．電路的狀態(tài)方程和輸出方程2．分別列出X=0和X=1兩種情況下的狀態(tài)轉(zhuǎn)換表，見題表12-20所示。邏輯功能為當(dāng)X=0時，為2位二進(jìn)制減法計數(shù)器；當(dāng)X=1時，為3進(jìn)制減法計數(shù)器。3．X=1時，在CP脈沖作用下的Q1、Q2和輸出Z的波形如解圖12-6所示。題表12-6X=0X=1Q2Q1Q2Q1000011101001010000解圖12-6[12-7]分析題圖12-7中的電路，說明它們分別是多少進(jìn)制計數(shù)器？并回答：若將圖(a)中與非門G的輸出改接至CR端，而令LD=H，電路變?yōu)閹走M(jìn)制？圖(b)是何種編碼？(a)(b)(c)圖12-7題12-7電路圖解：圖(a)，狀態(tài)轉(zhuǎn)換順序[QDQCQBQA】=01234560，是7進(jìn)制計數(shù)器；圖(b)，[QDQCQBQA】=34567891011123，是10進(jìn)制，余三碼；圖(c)，[QDQCQBQA】=67891011121314156，是10進(jìn)制計數(shù)器；若將圖(a)中與非門G的輸出改接至CR端，而令LD=H，電路變?yōu)?進(jìn)制。[12-8]中規(guī)模四位二進(jìn)制同步加法計數(shù)器74LS161構(gòu)成的電路如題圖12-8所示。試列出其狀態(tài)轉(zhuǎn)換表，畫出完整的狀態(tài)轉(zhuǎn)換圖，說明它是幾進(jìn)制計數(shù)器？何種編碼？題圖12-8題12-8邏輯圖解：狀態(tài)順序為[QDQCQBQA]，是BCD5421碼。完整的狀態(tài)轉(zhuǎn)換圖，見解圖10-8。解圖12-8完整的狀態(tài)轉(zhuǎn)換圖[12-9]題圖12-9為由集成異步計數(shù)器74LS90、74LS93構(gòu)成的電路，試分別說明它們是多少進(jìn)制的計數(shù)器。D觸發(fā)器初態(tài)為“0”(b)(c)(d)(e)題圖12-9題12-9邏輯圖解：圖(a)，狀態(tài)轉(zhuǎn)換順序[QDQCQBQA】=0120，是3進(jìn)制計數(shù)器；圖(b)，[QDQCQBQA】=01230，是4進(jìn)制；圖(c)，[QDQCQBQA】=01234560，是7進(jìn)制計數(shù)器；圖(d)，[QDQCQBQA】=012345678910110，是12進(jìn)制計數(shù)器；圖(e)，是37進(jìn)制計數(shù)器。[12-10]題圖12-10所示為一個可變進(jìn)制計數(shù)器。其中74LS138為3線/8線譯碼器，當(dāng)S1=1且時，它進(jìn)行譯碼操作，即當(dāng)A2A1A0從000到111變化時，依次被選中而輸出低電平。74LS153為四選一數(shù)據(jù)選擇器。試問當(dāng)MN題圖12-10題12-10邏輯圖解：4個JK觸發(fā)器構(gòu)成二進(jìn)制加法計數(shù)器，當(dāng)計數(shù)到[Q4Q3Q2Q1】=10000時，74LS138滿足使能條件，對[Q3Q2Q1】的狀態(tài)進(jìn)行譯碼，譯碼器的輸出Y經(jīng)過4選1數(shù)據(jù)選擇器74LS153，在[MN】的控制下，被選中的Y信號，以低電平的形式對計數(shù)器清零。不同的[MN】即可改變圖10-16所示電路的計數(shù)進(jìn)制，具體見下表。MN進(jìn)制00八01九10十四11十五[12-11]電路如題圖12-11所示，74LS085為比較器，當(dāng)A=B時，P(A=B)=1，否則P(A=B)=0試問：①簡述電路的工作原理。②當(dāng)[I4I3I2I1]=1001時，電路中從Q4Q3Q2Q1輸出構(gòu)成幾進(jìn)制計數(shù)器？題圖12-11