《微型計算機原理與接口技術》清華大學出版社 馮博琴 吳寧主編 課后答案

《微型計算機原理與接口技術》清華大學出版社馮博琴吳寧主編課后答案第1章基礎知識

1.1

計算機中常用的計數(shù)制有哪些？

解：二進制、八進制、十進制（BCD）、十六進制。

1.2

什么是機器碼？什么是真值？

解：把符號數(shù)值化的數(shù)碼稱為機器數(shù)或機器碼，原來的數(shù)值叫做機器數(shù)的真值。

1.3

完成下列數(shù)制的轉(zhuǎn)換。

微型計算機的基本工作原理

匯編語言程序設計

微型計算機接口技術

建立微型計算機系統(tǒng)的整體概念，形成微機系統(tǒng)軟硬件開發(fā)的初步能力。

解：

（1）166，A6H

（2）0.75

（3）11111101.01B,

FD.4H

(4

)

5B.AH,

(10010001.011000100101)BCD

1.4

8位和16位二進制數(shù)的原碼、補碼和反碼可表示的數(shù)的范圍分別是多少？

解：

原碼（-127~+127）、（-32767~+32767）

補碼

(-128~+127）、（-32768~+32767）

反碼（-127~+127）、（-32767~+32767）

1.5

寫出下列真值對應的原碼和補碼的形式。

（1）X=

-1110011B

（2）X=

-71D

（3）X=

+1001001B

解：

（1）原碼：11110011

補碼：10001101

（2）原碼：11000111

補碼：10111001

（3）原碼：01001001

補碼：01001001

1.6

寫出符號數(shù)10110101B的反碼和補碼。

解：11001010，11001011

1.7

已知X和Y的真值，求[X+Y]的補碼。

（1）X=-1110111B

Y=+1011010B

（2）X=56D

Y=

-21D

解：

（1）11100011

（2）00100011

1.8

已知X=

-1101001B，Y=

-1010110B，用補碼求X-Y的值。

解：11101101

1.9

請寫出下列字符的ASCII碼。

4A3-

！

解：34H，41H，33H，3DH，21H

1.10

若給字符4和9的ASCII碼加奇校驗，應是多少？

解：34H，B9H

1.11

上題中若加偶校驗，結果如何？

解：B4H，39H

1.12

計算下列表達式。

(1)

（4EH+10110101B）x（0.0101）BCD=（

）D

（2）4EH-（24/08H+’B’/2）=（

）B

解：

（1）

129.5D

（2）101010B

第2章微型計算機基礎

2.6

簡述CPU執(zhí)行程序的過程。

解：當程序的第一條指令所在的地址送入程序計數(shù)器后，CPU就進入取指階段準備取第一條指令。在取指階段，CPU從內(nèi)存中讀出指令，并把指令送至指令寄存器IR暫存。在取指階段結束后，機器就進入執(zhí)行階段，這時，由指令譯碼器對指令譯碼，再經(jīng)控制器發(fā)出相應的控制信號，控制各部件執(zhí)行指令所規(guī)定的具體操作。當一條指令執(zhí)行完畢以后，就轉(zhuǎn)入了下一條指令的取指階段。以上步驟周而復始地循環(huán)，直到遇到停機指令。

2.7說明8086的EU和BIU的主要功能。在執(zhí)行程序過程中他們是如何相互配合工作的？

解：執(zhí)行單元EU負責執(zhí)行指令。EU在工作時不斷地從指令隊列取出指令代碼，對其譯碼后產(chǎn)生完成指令所需要的控制信息。數(shù)據(jù)在ALU中進行運算，運算結果的特征保留在標志寄存器FLAGS中?？偩€接口單元BIU負責CPU與存儲器、I/O接口之間的信息傳送。BIU取出的指令被送入指令隊列供EU執(zhí)行，BIU取出的數(shù)據(jù)被送入相關寄存器中以便做進一步的處理。

當EU從指令隊列中取走指令，指令隊列

出現(xiàn)空字節(jié)時，BIU就自動執(zhí)行一次取指令周期，從內(nèi)存中取出后續(xù)的指令代碼放入隊列中。當EU需要數(shù)據(jù)時，BIU根據(jù)EU給出的地址，從指定的內(nèi)存單元或外設中取出數(shù)據(jù)供EU使用。當運算結束時，BIU將運算結果送入指定的內(nèi)存單元或寄存器。當指令隊列空時，EU就等待，直到有指令為止。若BIU正在取指令，EU發(fā)出訪問總線的請求，則必須等BIU取指令完畢后，該請求才能得到響應。一般情況下，程序順序執(zhí)行，當遇到跳轉(zhuǎn)指令時，BIU就使指令

隊列復位，從新地址取出指令，并立即傳送EU去執(zhí)行。

指令隊列的存在使8086/8088的EU和BIU并行工作，從而減少了CPU為取指令而等待的時間，提高了CPU的利用率，加快了整機的運行速度。另外也降低了對存儲器存取速度的要求。

2.8

在執(zhí)行指令期間,BIU能直接訪問存儲器嗎?為什么?

解:可以.因為EU和BIU可以并行工作,EU需要的指令可以從指令隊列中獲得,這時BIU預先從存儲器中取出并放入指令隊列的。在EU執(zhí)行指令的同時，BIU可以訪問存儲器取下一條指令或指令執(zhí)行時需要的數(shù)據(jù)。

2.9

8086與8088CPU的主要區(qū)別有哪些？

解：主要區(qū)別有以下幾點：①8086的外部數(shù)據(jù)總線有16位，而8088的外部數(shù)據(jù)總線只有8位。

②8086指令隊列深度為6個字節(jié),而8088的指令隊列深度為4個字節(jié).

③因為8086的外部數(shù)據(jù)總線有16位,故8086每個總線周期可以存取兩個字節(jié).而8088的外部數(shù)據(jù)總線因為只有8位,所以每個總線周期只能存取1個字節(jié).

④個別引腳信號的含義稍有不同.

2.10

8088CPU工作在最小模式下:

（1）當CPU訪問存儲器時,要利用哪些信號?

（2）當CPU進行I/O操作時,要利用哪些信號?

（3）當HOLD有效并得到響應時,CPU的哪些信號置高阻?

解:

（1）要利用信號線包括WR#、RD#、IO/M#、ALE以及AD0~AD7、A8~A19。

（2）同（1）。

（3）所有三態(tài)輸出的地址信號、數(shù)據(jù)信號和控制信號均置為高阻態(tài)。

2.11

總線周期中，什么情況下要插入TW

等待周期？插入TW周期的個數(shù)，取決于什么因素？

解：在每個總線周期的T3的開始處若READY為低電平，則CPU在T3后插入一個等待周期TW。在TW的開始時刻，CPU還要檢查READY狀態(tài)，若仍為低電平，則再插入一個TW

。此過程一直進行到某個TW開始時，READY已經(jīng)變?yōu)楦唠娖剑@時下一個時鐘周期才轉(zhuǎn)入T4。

可以看出，插入TW周期的個數(shù)取決于READY電平維持的時間。

2.12

若8088工作在單CPU方式下，在教材第91頁的表中填入不同操作時各控制信號的狀態(tài)。

解：結果如表所示。

2.13

在8086/8088

CPU中，標志寄存器包含哪些標志位？各位為0（為1）分別表示什么含義？

解：（略），見書第49頁。

2.14

8086/8088

CPU中，有哪些通用寄存器和專用寄存器？說明它們的作用。

解：通用寄存器包含以下8個寄存器：

AX、BX、CX和DX寄存器一般用于存放參與運算的數(shù)據(jù)或運算的結果。除此之外：

AX：主要存放算術邏輯運算中的操作數(shù)，以及存放I/O操作的數(shù)據(jù)。

BX：存放訪問內(nèi)存時的基地址。

CX：在循環(huán)和串操作指令中用作計數(shù)器。

DX：在寄存器間接尋址的I/O指令中存放I/O地址。在做雙字長乘除法運算時，DX與AX合起來存放一個雙字長數(shù)。

SP：存放棧頂偏移地址。

BP：存放訪問內(nèi)存時的基地址。

SP和BP也可以存放數(shù)據(jù)，但它們的默認段寄存器都是SS。

SI：常在變址尋址方式中作為源地址指針。

DI：常在變址尋址方式中作為目標地址指針。

專用寄存器包括4個段寄存器和兩個控制寄存器：

CS：代碼段寄存器，用于存放代碼段的段基地址。

DS：數(shù)據(jù)段寄存器，用于存放數(shù)據(jù)段的段基地址。

SS：堆棧段寄存器，用于存放堆棧段的段基地址。ES：附加段寄存器，用于存放附加段的段基地址。

IP：指令指針寄存器，用于存放下一條要執(zhí)行指令的偏移地址。

FLAGS：標志寄存器，用于存放運算結果的特征。

2.15

8086/8088

系統(tǒng)中，存儲器為什么要分段？一個段最大為多少個字節(jié)？最小為多少個字節(jié)？

解：分段的主要目的是便于存儲器的管理，使得可以用16位寄存器來尋址20位的內(nèi)存空間。一個段最大為64KB，最小為16B。

2.16

在8086/8088

CPU中，物理地址和邏輯地址是指什么？已知邏輯地址為1F00：38A0H，如何計算出其對應的物理地址？

解：物理地址時CPU存取存儲器所用的地址。邏輯地址是段和偏移地址形式的地址，即匯編語言程序中使用的存儲器地址。

若已知邏輯地址為1F00：38A0H，則對應的物理地址=1F00H

x

16+38A0H=228A0H。

2.17

已知存儲器物理地址為78A00H，計算出它所對應的邏輯地址。此結果惟一嗎？

解：物理地址可以對應于不同的邏輯地址。78A00H對應的邏輯地址可以是7000H：8A00H，7800H：0A00H，78A0H：0000H等。結果不是惟一的。

2.18

設當前數(shù)據(jù)段位于存儲器的A8000H~B7FFFH，DS段寄存器的內(nèi)容應是什么？

解：因為A8000H到B7FFFH之間的地址范圍大小為64KB，未超出一個段的最大范圍。故要訪問此地址范圍的數(shù)據(jù)，數(shù)據(jù)段的起始地址（即段首地址）應為A8000H，則DS段寄存器為A800H。

2.19

若CS=8000H，則當前代碼段可尋址的存儲空間的范圍是多少？

解（CS）=8000H時，當前代碼段可尋址的存儲空間范圍為80000H~8FFFFH。

2.20

8086/8088

CPU

在最小模式下構成計算機系統(tǒng)至少應包括哪幾個基本部分（器件）？

解：其至少應包括：8088CPU、8284時鐘發(fā)生器、8282鎖存器（3片）和8286雙向總線驅(qū)動器。

第3章

8088/8086指令系統(tǒng)

3.1什么叫尋址方式？8086/8088CPU共有哪幾種尋址方式？

解：尋址方式主要是指獲得操作數(shù)所在地址的方法.

8086/8088CPU具有：立即尋址、直接尋址、寄存器尋址、寄存器間接尋址、寄存器相對尋址、基址一變址尋址、基址一變址－相對尋址以及隱含尋址等8種尋址方式。

3.2設（DS)=6000H，（ES)=2000H，（SS)=1500H，（Si）=00A0H,（BX)=0800H，(BP)=1200H，數(shù)據(jù)變量VAR為0050H.

請分別指出下列各條指令源操作數(shù)的尋址方式？它的物理地址是多少？

(1)

MOV

AX,BX

(2)

MOV

DL,80H

(3)

MOV

AX,

VAR

(4)

MOV

AX,VAR[BX][SI]

(5)

MOV

AL,'B'

(6)

MOV

DI,

ES:

[BX]

(7)

MOV

DX,[BP]

(8)

MOV

BX，20H[BX]

解：

(1)寄存器尋址。因源操作數(shù)是寄存器，故寄存器BX就是操作數(shù)的地址.

(2)立即尋址。操作數(shù)80H存放于代碼段中指令碼MOV之后。

(3）直接尋址。

（4）基址一變址一相對尋址．

操作數(shù)的物理地址=(DS)

×

16＋(SI)＋(BX)＋VAR

=

60000H＋00A0H＋0800H＋0050H＝608F0H

(5)立即尋址

(6)寄存器間接尋址.

操作數(shù)的物理地址=

(ES)

×

16＋(BX)

=

20000H＋0800H

=

20800H

(7)寄存器間接尋址。

操作數(shù)的物理地址=

(SS)

×

16＋(BP)

=

15000H＋1200H=

16200H

(8)寄存器相對尋址．

操作數(shù)的物理地址＝(DS)

×

16＋(BX)＋20H

=

60000H＋0800H＋20H=

60820H

3.3

假設(DS)=

212AH,(CS)=

0200H,(IP)=

1200H,(BX)=

0500H,位移量DATA=40H，(217A0H)

=2300H，(217E0H)=0400H，(217E2H)

=9000H

試確定下列轉(zhuǎn)移指令的轉(zhuǎn)移地址.

(1)

JMP

2300H

(2)

JMP

WORD

PTR[BX]

(3)

JMP

DWORD

PTR[BX+DATA]

解：轉(zhuǎn)移指令分為段內(nèi)轉(zhuǎn)移和段間轉(zhuǎn)移，根據(jù)其尋址方式的不同，又有段內(nèi)的直接轉(zhuǎn)移和間接轉(zhuǎn)移，

以及段間的直接轉(zhuǎn)移和間接轉(zhuǎn)移地址。對直接轉(zhuǎn)移，其轉(zhuǎn)移地址為當前指令的偏移地址（即IP的內(nèi)容）加上位移量或由指令中直接得出；對間接轉(zhuǎn)移，轉(zhuǎn)移地址等于指令中寄存器的內(nèi)容或由寄存器內(nèi)容所指向的存儲單元的內(nèi)容。

(1)

段內(nèi)直接轉(zhuǎn)移。轉(zhuǎn)移的物理地址=(CS)

×

l6

+2300H

=02000H+2300H=04300H

(2)段內(nèi)間接轉(zhuǎn)移。轉(zhuǎn)移的物理地址=

(CS)

×

16+

[BX]

=

(CS)

×

l6+(217A0H)

=02000H+2300H=04300H

(3)段間間接轉(zhuǎn)移。轉(zhuǎn)移的物理地址=[BX+DATA]

=(217E2H)

×

l6+(217E0H)

=90000H+0400H=90400H

3.4試說明指令MOV

BX,5[BX]與指令LEA

BX,5[BX]的區(qū)別。

解：前者是數(shù)據(jù)傳送類指令，表示將數(shù)據(jù)段中以(BX+5)為偏移地址的16位數(shù)據(jù)送寄存器BX.

后者是取偏移地址指令，執(zhí)行的結果是(BX）=

(BX)＋5，即操作數(shù)的偏移地址為(BX)+5。

3.5設堆棧指針SP的初值為2300H，(AX)＝50ABH，(BX)=1234H。執(zhí)行指令PUSH

AX后，(SP)＝？，再執(zhí)行指令PUSH

BX及POP

AX之后，(SP)=

？(AX）=

？(BX)＝？

解：堆棧指針SP總是指向棧頂，每執(zhí)行一次PUSH指令SP-2，執(zhí)行一次POP指令SP+2.所以，執(zhí)行PUSH

AX指令后，(SP)=22FEH;再執(zhí)行PUSH

BX及POP

AX后，(SP)=22FEH，(AX)=(BX)=1234H

3.6

指出下列指令的錯誤：

(1)

MOV

AH，CX

(2)

MOV

33H，AL

(3)

MOV

AX,

[SI][DI]

(4)

MOV

[BX]，[SI]

(5)

ADD

BYTE

PTR[BP],256

(6)

MOV

DATA[SI],ES:AX

(7)

JMP

BYTE

PTR[BX]

(8)

OUT

230H,AX

(9)

MOV

DS,BP

(10)

MUL

39H

解:

(1)指令錯。兩操作數(shù)字長不相等

(2)指令錯。MOV指令不允許目標操作數(shù)為立即數(shù)．

(3)

指令錯。在間接尋址中不允許兩個間址寄存器同時為變址寄存器。

(4)指令錯。MUV指令不允許兩個操作數(shù)同時為存儲器操作數(shù)。

(5)指令錯。ADD指令要求兩操作數(shù)等字長。

(6)指令錯。源操作數(shù)形式錯，寄存器操作數(shù)不加段重設符。

(7)指令錯。轉(zhuǎn)移地址的字長至少應是16位的。

(8)指令錯。對輸人輸出指令，當端口地址超出8位二進制數(shù)的表達范圍（即尋址的端口超出256個）時，必須采用間接尋址。

(9)指令正確。

(10)指令錯。MUL指令不允許操作數(shù)為立即數(shù)。

3.7

已知(AL)

=7BH,

(BL)

=38H,試問執(zhí)行指令ADD

AL,

BL后,AF、CF、OF、PF、SF和ZF的值各為多少？

解：AF=1，CF=0，OF=1，PF=0，SF=l，ZF=0

3.8

試比較無條件轉(zhuǎn)移指令、條件轉(zhuǎn)移指令、調(diào)用指令和中斷指令有什么異同？

解：無條件轉(zhuǎn)移指令的操作是無條件地使程序轉(zhuǎn)移到指定的目標地址，并從該地址開始執(zhí)行新的程序段，其轉(zhuǎn)移的目標地址既可以是在當前邏輯段，也可以是在不同的邏輯段；條件轉(zhuǎn)移指令是在滿足一定條件下使程序轉(zhuǎn)移到指定的目標地址，其轉(zhuǎn)移范圍很小，在當前邏輯段的-128～+127地址范圍內(nèi)。

調(diào)用指令是用于調(diào)用程序中常用到的功能子程序，是在程序設計中就設計好的。根據(jù)所調(diào)用過程人口地址的位置可將調(diào)用指令分為段內(nèi)調(diào)用（入口地址在當前邏輯段內(nèi)）和段間調(diào)用。在執(zhí)行調(diào)用指令后，CPU

要保護斷點。對段內(nèi)調(diào)用是將其下一條指令的偏移地址壓人堆棧，對段間調(diào)用則要保護其下一條指令的偏移地址和段基地址，然后將子程序人口地址賦給IP（或CS和IP）．

中斷指令是因一些突發(fā)事件而使CPU暫時中止它正在運行的程序,轉(zhuǎn)去執(zhí)行一組專門的中斷服務程序，并在執(zhí)行完后返回原被中止處繼續(xù)執(zhí)行原程序。它是隨機的。在響應中斷后CPU不僅要保護斷點（即INT指令下一條指令的段地址和偏移地址），還要將標志寄存器FLAGS壓入堆棧保存。

3.9

試判斷下列程序執(zhí)行后,BX中的內(nèi)容．

MOV

CL,

3

MOV

BX,0B7H

ROL

BX,1

ROR

BX,CL

解：該程序段是首先將BX內(nèi)容不帶進位循環(huán)左移1位，再循環(huán)右移3位。即相當于將原BX內(nèi)容不帶進位循環(huán)右移2位，故結果為：(BX)=0C02DH

3.10按下列要求寫出相應的指令或程序段。

(1)寫出兩條使AX內(nèi)容為0的指令。(2)使BL寄存器中的高4位和低4位互換。

(3)屏蔽CX寄存器的bll,b7和b3位。

(4)測試DX中的b0和b8位是否為1。

解：

(1)

MOV

AX,0

XOR

AX,AX

AX寄存器自身相異或，可使其內(nèi)容清0

(2)

MOV

CL,

4

ROL

BL,CL

將BL內(nèi)容循環(huán)左移4位，可實現(xiàn)其高4位和低4位

的互換

(3)

AND

CX,0F777H

；將CX寄存器中需屏蔽的位“與”0。也可用

“或”指令實現(xiàn)

(4)

AND

DX,0101H

；將需側試的位“與”1，其余“與”0屏蔽掉

CMP

DX,0101

H

；與0101H比較

JZ

ONE

；若相等則表示b0和b8位同時為1

.

.

3.11

分別指出以下兩個程序段的功能:

(1)

(2)

MOV

CX,l0

CLD

LEA

SI,FIRST

LEA

DI,

[1200H]

LEA

DI,

SECOND

MOV

CX,0FOOH

STD

XOR

AX,AX

REP

MOVSB

REP

STOSW

解：

(1)該段程序的功能是：將數(shù)據(jù)段中FIRST為最高地址的10個字節(jié)數(shù)據(jù)按減地址方向傳送到附加段SECOND為最高地址的向前10個單元中。

(2)將附加段中偏移地址為1200H單元開始的0FOOH個字單元清0。

3.12

執(zhí)行以下兩條指令后，標志寄存器FLAGS的六個狀態(tài)位各為什么狀態(tài)？

MOV

AX,84A0H

ADD

AX,9460H

解：執(zhí)行ADD指令后，6個狀態(tài)標志位的狀態(tài)分別為：

在兩個16位數(shù)進行加法運算時，對CF、ZF、SF和OF會產(chǎn)生影響，但對PF和AF標志位,只有其低8位的運算影響它們的狀態(tài)。各標志位的狀態(tài)分別為：AF=0，PF=1，CF=1，ZF=0，SF=0，OF=1。

3.13將+46和-38分別乘以2,可應用什么指令來完成？如果除以2呢？

解：因為對二進制數(shù)，每左移一位相當于乘以2,右移一位相當于除以2。所以，將+46和-38分別乘以2，可分別用邏輯左移指令(SHL)和算術左移指令(SAL)

完成。SHL指令針對無符號數(shù),SAL指令針對有符號數(shù)。

當然，也可以分別用無符號數(shù)乘法指令MUL和有符號數(shù)乘法指令IMUL完成。

如果是除以2,則進行相反操作，即用邏輯右移指令SHR或無符號數(shù)除法指令DIV實現(xiàn)+46除以2的運算，用算術右移指令SAR或有符號數(shù)除法指令IDIV實現(xiàn)-38除以2的運算。3.14已知AX=8060H,DX=03F8H，端口PORT1的地址是48H，內(nèi)容為40H；PORT2的地址是84H，內(nèi)容為85H。請指出下列指令執(zhí)行后的結果。

(1)OUT

DX,

AL

(2)

IN

AL,PORT1

(3)

OUT

DX,AX

(4)

IN

AX,48H

(5)

OUT

PORT2,AX

解:

(1)將60H輸出到地址為03F8H的端口中。

(2)

從PORT1讀入一個字節(jié)數(shù)據(jù)，執(zhí)行結果：(AL)=40H。

(3)

將

AX=8060H輸出到地址為03F8H的端口中。

(4)由48H端口讀人16位二進制數(shù)。

(5)將8060H輸出到地址為84H的端口中。

第4章匯編語言程序設計

4.1請分別用DB

、DW

、DD偽指令寫出在DATA開始的連續(xù)8個單元中依次存放數(shù)據(jù)11H

、22H

、33H

、44H

、55H

、66H

、77H

、88H的數(shù)據(jù)定義語句.

解:DB,DW,DD偽指令分別表示定義的數(shù)據(jù)為字節(jié)類型、字類型及雙字型.其定義形式為:

DATA

DB

11H,22H,33H,44H,55H,66H,77H,88H

DATA

DW

2211H,4433H,6655H,8877H

DATA

DD

44332211H,88776655H

4.2若程序的數(shù)據(jù)段定義如下,寫出各指令語句獨立執(zhí)行后的結果:

DSEG

SEGMENT

DATA1

DB

10H,20H,30H

DATA2

DW

10

DUP(?)

STRING

DB

‘123’

DSEG

ENDS

(1)

MOV

AL,DATA1

(2)

MOV

BX,OFFSET

DATA2

(3)

LEA

SI,STRING

ADD

DI,SI

解:

取變量DATA1的值.

指令執(zhí)行后,(AL)=10H.

變量DATA2的偏移地址.

指令執(zhí)行后,(BX)=0003H.

(3)先取變量STRING的偏移地址送寄存器SI,之后送SI的內(nèi)容與DI的內(nèi)容相加并將結果送DI.指令執(zhí)行后,(SI)=0017H;(DI)=(DI)+0017H.

4.3

試編寫求兩個無符號雙子長數(shù)之和的程序.

兩數(shù)分別在MEM1和MEM2單元中,和放在SUM單元.

解:

DSEG

SEGMENT

MEM1

DW

1122H,3344H

MEM2

DW

5566H,7788H

SUM

DW

2

DUP(?)

DSEG

ENDS

CSEG

SEGMENT

ASSUME

CS:CSEG,DS:DSEG

START:

MOV

AX,DSEG

MOV

DS,AX

LEA

BX,MEM1

LEA

SI,MEM2

LEA

DI,SUM

MOV

CL,2

CLC

AGAIN:

MOV

AX,[BX]

ADC

AX,[SI]

MOV

[DI],AX

ADD

BX,2

ADD

SI,2

ADD

DI,2

LOOP

AGAIN

HLT

CSEG

ENDS

END

START

4.4試編寫程序,測試AL寄存器的第4位(bit4)是否為0?

解:

測試寄存器AL中某一位是否為0,可使用TEST指令、AND指令、移位指令等幾種方法實現(xiàn)。

如：TEST

AL，10H

JZ

NEXT

.

.

.

NEXT：…

或者：

MOV

CL，4

SHL

AL，CL

JNC

NEXT

.

NEXT:…

4.5

試編寫程序，將BUFFER中的一個8位二進制數(shù)轉(zhuǎn)換為ASCII碼，并按位數(shù)高低順序存放在ANSWER開始的內(nèi)存單元中。

解：

DSEG

SEGMENT

BUFFER

DB

？

ANSWER

DB

3

DUP（？）

DSEG

ENDS

CSEG

SEGMENT

ASSUME

CS：CSEG，DS：DSEG

START：MOV

AX，DSEG

MOV

DS，AX

MOV

CX，3

；最多不超過3為十進制數(shù)（255）

LEA

DI，

ANSWER

；DI指向結果存放單元

XOR

AX，AX

MOV

AL，BUFFER

；取要轉(zhuǎn)換的二進制數(shù)

MOV

BL，0AH

；基數(shù)10

AGAIN：DIV

BL

；用除10取余的方法轉(zhuǎn)換

ADD

AH，30H

；十進制數(shù)轉(zhuǎn)換成ASCII碼

MOV

[DI]，

AH

；保存當前的結果

INC

DI

；指向下一個位保存單元

AND

AL，AL

；商為0？（轉(zhuǎn)換結束？）

JZ

STO

；若結束，退出

MOV

AH，0

LOOP

AGAIN

；否則循環(huán)繼續(xù)

STO：

MOV

AX，4C00H

INT

21H

；返回DOS

CSEG

ENDS

END

START

4.6

假設數(shù)據(jù)項定義如下：

DATA1

DB

?HELLO

！GOOD

MORNING

！?

DATA2

DB

20

DUP（？）

用串操作指令編寫程序段，使其分別完成以下功能：

（1）從左到右將DATA1中的字符串傳送到DATA2中。

（2）傳送完后，比較DATA1和DATA2中的內(nèi)容是否相同。

（3）把DATA1中的第3和第4個字節(jié)裝入AX。

（4）將AX的內(nèi)容存入DATA2+5開始的字節(jié)單元中。

解：

（1）

MOV

AX，SEG

DATA1

MOV

DS，AX

MOV

AX，SEG

DATA2

MOV

ES，AX

LEA

SI，DATA1

LEA

DI，DATA2

MOV

CX，20

CLD

REP

MOVSB

（2）

LEA

SI，DATA1

LEA

DI，DATA2

MOV

CX，20

CLD

REPE

CMPSB

。。。

（3）

LEA

SI，DATA1

ADD

SI，2

LODSW

（4）LEA

DI，DATA2

ADD

DI，5

STOSW

4.7執(zhí)行下列指令后，AX寄存器的內(nèi)容是多少？

TABLE

DW

10，20，30，40，50

ENTRY

DW

3

.

.

.

MOV

BX，OFFSET

TABLE

ADD

BX，ENTRY

MOV

AX，[BX]

解：（AX）=1E00H

4.8

編寫程序段，將STRING1中的最后20個字符移到STRING2中（順序不變）。

解：首先確定STRING1中字符串的長度，因為字符串的定義要求以‘$’符號結尾，

可通過檢測‘$’符確定出字符串的長度，設串長度為COUNT，則程序如下：

LEA

SI，STRING1

LEA

DI，STRING2

ADD

SI，COUNT-20

MOV

CX，20

CLD

REP

MOVSB

4.9

假設一個48位數(shù)存放在DX:AX:BX中,試編寫程序段,將該48位數(shù)乘以2.

解:

可使用移位指令來實現(xiàn)。首先將BX內(nèi)容邏輯左移一位，其最高位移入進位位CF，之后AX內(nèi)容帶進位位循環(huán)左移，使AX的最高位移入CF，而原CF中的內(nèi)容（即BX的最高位）移入AX的最低位，最后再將DX內(nèi)容帶進位位循環(huán)左移一位，從而實現(xiàn)AX的最低位移入DX的最低位。

SHL

BX，1

RCL

AX，1

RCL

DX，1

4.10

試編寫程序，比較AX，BX，CX中帶符號數(shù)的大小，并將最大的數(shù)放在AX中。

解：比較帶符號數(shù)的大小可使用符號數(shù)比較指令JG等。

CMP

AX，BX

JG

NEXT1

XCHG

AX，BX

NEXT1：CMP

AX，CX

JG

STO

MOV

AX，CX

STO：HLT

4.11

若接口03F8H的第1位(b1)和第3位（B3）同時為1，表示接口03FBH有準備好的8位數(shù)據(jù)，當CPU將數(shù)據(jù)取走后，b1和b3就不再同時為1了。僅當又有數(shù)據(jù)準備好時才再同時為1。

試編寫程序，從上述接口讀入200字節(jié)的數(shù)據(jù)，并順序放在DATA開始的地址中。

解：即當從輸入接口03F8H讀入的數(shù)據(jù)滿足ⅹⅹⅹⅹ1ⅹ1ⅹB時可以從接口03FBH輸入數(shù)據(jù)。

LEA

SI，DATA

MOV

CX，200

NEXT：

MOV

DX，03F8H

WAIT：

IN

AL，DX

AND

AL，0AH

；判斷b1和b3位是否同時為1

CMP

AL，0AH

JNZ

WAIT

；b1和b3位同時為1則讀數(shù)據(jù)，否則等待

MOV

DX，03FBH

IN

AL，DX

MOV

[SI]，AL

INC

SI

LOOP

NEXT

HLT

4.12

畫圖說明下列語句分配的存儲空間及初始化的數(shù)據(jù)值。

（1）DATA1

DB

?BYTE?，12，12H，2

DUP（0，？，3）

（2）DATA2

DW

4

DUP（0，1，2），？，-5，256H

解：

（1）

存儲空間分配情況如圖（a）所示。

（2）

存儲空間分配情況如圖（b）所示。

第5章存儲器系統(tǒng)

5.1

內(nèi)部存儲器主要分為哪兩類?

它們的主要區(qū)別是什么?

解:

（1）分為ROM

和

RAM

。

（2）它們之間的主要區(qū)別是：

ROM在正常工作時只能讀出，不能寫入。RAM則可讀可寫。

斷電后，ROM中的內(nèi)容不會丟失，RAM中的內(nèi)容會丟失。

5.2

為什么動態(tài)RAM需要定時刷新？

解：DRAM的存儲元以電容來存儲信息，由于存在漏電現(xiàn)象，電容中存儲的電荷會逐漸泄漏，從而使信息丟失或出現(xiàn)錯誤。因此需要對這些電容定時進行“刷新”。

5.3

CPU尋址內(nèi)存的能力最基本的因素取決于___________。

解：地址總線的寬度。

5.4

試利用全地址譯碼將6264芯片接到8088系統(tǒng)總線上，使其所占地址范圍為32000H～33FFFH。

解：將地址范圍展開成二進制形式如下圖所示。0011

0010

0000

0000

0000

0011

0011

1111

1111

1111

6264芯片的容量為8×8KB，需要13根地址線A0～A12。而剩下的高7位地址應參加該芯片的地址譯碼。

電路如圖所示：

5.5

內(nèi)存地址從20000H～8BFFFH共有多少字節(jié)？

解：共有8BFFFH－20000H＋1＝6C000H個字節(jié)?；?32KB。

5.6

若采用6264芯片構成上述的內(nèi)存空間，需要多少片6264芯片？

解：每個6264芯片的容量位8KB，故需432/8＝54片。

5.7

設某微型機的內(nèi)存RAM區(qū)的容量位128KB，若用2164芯片構成這樣的存儲器，需多少2164芯片？至少需多少根地址線？其中多少根用于片內(nèi)尋址？多少根用于片選譯碼？

解：

（1）每個2164芯片的容量為64K×1bit，共需128/64×8＝16片。

（2）128KB容量需要地址線17根。

（3）16根用于片內(nèi)尋址。

（4）1根用于片選譯碼。

注意，用于片內(nèi)尋址的16根地址線要通過二選一多路器連到2164芯片，因為2164芯片是DRAM，高位地址與低位地址是分時傳送的。

5.8

現(xiàn)有兩片6116芯片，所占地址范圍為61000H～61FFFH，試將它們連接到8088系統(tǒng)中。并編寫測試程序，向所有單元輸入一個數(shù)據(jù)，然后再讀出與之比較，若出錯則顯示“Wrong

！“，全部正確則顯示”O(jiān)K

！“。

解：連接如下圖所示。測試程序段如下：

OK

DB

‘OK!’,$

WRONG

DB

‘Wrong!’,$

…

MOV

AX,

6100H

MOV

ES,

AX

MOV

DI,

0

MOV

CX,

1000H

MOV

AL,

55H

REP

STOSB

MOV

DI,

0

MOV

CX,

1000H

REPZ

SCASB

JZ

DISP_OK

LEA

DX,

WRONG

MOV

AH,

9

INT

21H

HLT

DISP_OK:

LEA

DX,

OK

MOV

AH,

9

INT

21HHLT

5.9

甚什么是字擴展？什么是位擴展？用戶自己購買內(nèi)存條進行內(nèi)存擴充，是在進行何種存儲器擴展？

解：

（1）當存儲芯片的容量小于所需內(nèi)存容量時，需要用多個芯片構成滿足容量要求的存儲器，這就是字擴展。

（2）當存儲芯片每個單元的字長小于所需內(nèi)存單元字長時，需要用多個芯片構成滿足字長要求的存儲模塊，這就是位擴展。

（3）用戶在市場上購買內(nèi)存條進行內(nèi)存擴充，所做的是字擴展的工作。

5.10

74LS138譯碼器的接線圖如教材第245頁的圖5-47所示，試判斷其輸出端Y0#、Y3#、Y5#和Y7＃所決定的內(nèi)存地址范圍。

解：因為是部分地址譯碼（A17不參加譯碼），故每個譯碼輸出對應2個地址范圍：

Y0＃：00000H

～

01FFFH

和

20000H

～

21FFFH

Y3＃：06000H

～

07FFFH

和

26000H

～

27FFFH

Y5＃：0A000H

～

0BFFFH

和

2A000H

～

2BFFFH

Y7＃：0E000H

～

0FFFFH

和

2E000H

～

2FFFFH

5.11

某8088系統(tǒng)用2764

ROM芯片和6264

SRAM芯片構成16KB的內(nèi)存。其中，ROM的地址范圍為0FE000H～0FFFFFH，RAM的地址范圍為0F0000H～0F1FFFH。試利用74LS138譯碼，畫出存儲器與CPU的連接圖，并標出總線信號名稱。

解：連接如下圖所示。

5.12

敘述EPROM的編程過程，并說明EPROM和EEPROM的不同點。（不要求）

解：

（1）對EPROM芯片的編程過程詳見教材第215～217頁。

（2）EPROM與EEPROM的不同之處為：

。EPROM用紫外線擦除，EEPROM用電擦除。

。EPROM是整片擦除，EEPROM可以整片擦除，也可以逐個字節(jié)地擦除。

5.13

試說明FLASH

EEPROM芯片的特點及28F040的編程過程。（不要求）

解：

（1）特點是：它結合了RAM和ROM的優(yōu)點，讀寫速度接近于RAM，斷電后信息又不會丟失。

（2）28F040的編程過程詳見教材第222～223頁。

5.14

什么是Cache？它能夠極大地提高計算機的處理能力是基于什么原理？

解：

（1）Cache

是位于CPU與主存之間的高速小容量存儲器。

（2）它能夠極大地提高計算機的處理能力，是基于程序和數(shù)據(jù)訪問的局部性原理。

5.15

若主存DRAM的的存取周期為70ns，Cache的存取周期為5ns，有它們構成的存儲器的平均存取周期是多少？

解：平均存取周期約為

70×0.1ns

+

5×0.9ns

=11.5ns第6章輸入輸出和中斷技術

6.1

I/O接口的主要功能有哪些?

有哪兩種編址方式？在8088/8086系統(tǒng)中采用哪一種編址方式？

解:

I/O接口主要需具有以下幾種功能：

（1）I/O地址譯碼與設備選擇。保證任一時刻僅有一個外設與CPU進行數(shù)據(jù)傳送。

（2）信息的輸入輸出，并對外設隨時進行監(jiān)測、控制和管理。必要時，還可以通過I/O接口向CPU發(fā)出中斷請求。

（3）命令、數(shù)據(jù)和狀態(tài)的緩沖與鎖存。以緩解CPU與外設之間工作速度的差異，保證信息交換的同步。

（4）信號電平與類型的轉(zhuǎn)換。I/O接口還要實現(xiàn)信息格式轉(zhuǎn)換、電平轉(zhuǎn)換、碼制轉(zhuǎn)換、傳送管理以及聯(lián)絡

控制等功能。

I/O端口的編址方式通常有兩種：一是與內(nèi)存單元統(tǒng)一編址，二是獨立編址。8088/8086系統(tǒng)采用I/O端口獨立編址方式。

6.2

試比較4種基本輸入輸出方法的特點。（不要求）

解：在微型計算機系統(tǒng)中，主機與外設之間的數(shù)據(jù)傳送有4種基本的輸入輸出方式：

無條件傳送方式、查詢工作方式、中斷工作方式、直接存儲器存取(DMA)方式。

它們各自具有以下特點：

（1）無條件傳送方式適合與簡單的、慢速的、隨時處于“準備好”接收或發(fā)送數(shù)據(jù)的外部設備，數(shù)據(jù)交換與指令的執(zhí)行同步，控制方式簡單。

（2）查詢工作方式針對并不隨時“準備好”、且滿足一定狀態(tài)才能實現(xiàn)數(shù)據(jù)的輸入/輸出的簡單外部設備，其控制方式也比較簡單，當CPU的效率比較低。

（3）中斷工作方式是由外部設備作為主動的一方，在需要時向CPU提出工作請求，CPU在滿足響應條件時響應該請求并執(zhí)行相應的中斷處理程序。這種工作方式使CPU的效率提高，但控制方式相對較復雜。

（4）DMA方式適合于高速外設，是4種基本輸入/輸出方式中速度最高的一種。

6.3

主機與外部設備進行數(shù)據(jù)傳送時，采用哪一種傳送方式，CPU的效率最高？（不要求）

解：使用DMA傳送方式CPU的效率最高。這是由DMA的工作性質(zhì)所決定的。

6.4

利用三態(tài)門芯片74LS244作為輸入接口，接口地址為40FBH，試畫出其與8088系統(tǒng)總線的連接圖。

解：16位地址信號通過譯碼電路與74LS244芯片連接。其連接如下圖所示。

6.5

某輸入接口的地址為0E54H，輸出接口的地址為01FBH，分別利用74LS244和74LS273作為輸入和輸出接口。試編寫程序，使當輸入接口的bit1、bit4和bit7位同時為1時，CPU將內(nèi)存中DATA為首址的20個單元的數(shù)據(jù)從輸出接口輸出；若不滿足上述條件則等待。

解：首先判斷由輸入接口讀入數(shù)據(jù)的狀態(tài)，若滿足條件，則通過輸出接口輸出一個單元的數(shù)據(jù)；之后再判斷狀態(tài)是否滿足，直到20個單元的數(shù)據(jù)都從輸出接口輸出。

LEA

SI,DATA

取數(shù)據(jù)偏移地址MOV

CL,20

數(shù)據(jù)長度送CL

AGAIN:

MOV

DX,0E54H

WAITT:

IN

AL,DX

讀入狀態(tài)值

AND

AL,92H

屏蔽掉不相關位，僅保留bit1、bit4和bit7位狀態(tài)

CMP

AL,92H

判斷bit1、bit4和bit7位是否全為1

JNZ

WAITT

不滿足bit1、bit4和bit7位同時為1則等待

MOV

DX,01FBH

MOV

AL,[SI]

OUT

DX,AL

滿足條件則輸出一個單元數(shù)據(jù)

INC

SI

修改地址指針

LOOP

AGAIN

若20個單元數(shù)據(jù)未傳送完則循環(huán)

6.6

8088/8086系統(tǒng)如何確定硬件中斷服務程序的入口地址？

解：8088/8086系統(tǒng)的硬件中斷包括非屏蔽和可屏蔽兩種中斷請求。每個中斷源都有一個與之相對應的中斷類型碼n。系統(tǒng)規(guī)定所有中斷服務子程序的首地址都必須放在中斷向量表中，其在表中的存放地址＝n×4，（向量表的段基地址為0000H）。即子程序的入口地址為（0000H：n×4）開始的4個單元中，低位字（2個字節(jié)）存放入口地址的偏移量，高位字存放入口地址的段基地址。

6.7

中斷向量表的作用是什么？如何設置中斷向量表？

解：中斷向量表用于存放中斷服務子程序的入口地址，位于內(nèi)存的最低1K字節(jié)（即內(nèi)存中0000H～003FFH區(qū)域），共有256個表項。

設置中斷向量表就是將中斷服務程序首地址的偏移量和段基址放入中斷向量表中。

如：將中斷服務子程序CLOCK的入口地址置入中斷向量表的程序如下：

MOV

AX,0000H

MOV

DS,AX

置中斷向量表的段基地址

MOV

SI,<中斷類型碼×4>

置存放子程序入口地址的偏移地址

MOV

AX,OFFSET

CLOCK

MOV

[SI],AX

將子程序入口地址的偏移地址送入中斷向量表

MOV

AX,

SEG

CLOCK

MOV

[SI+2],AX

將子程序入口地址的段基址送入中斷向量表

6.8

INTR中斷和NMI中斷有什么區(qū)別？

解：INTR中斷為可屏蔽中斷，中斷請求信號高電平有效。CPU能否響應該請求要看中斷允許標志位IF的狀態(tài)，只有當IF＝1時，CPU才可能響應中斷。

NMI中斷為非屏蔽中斷，請求信號為上升沿有效，對它的響應不受IF標志位的約束，CPU只要當前指令執(zhí)行結束就可以響應NMI請求。

6.9

在中斷服務程序的入口處，為什么常常要使用開中斷指令？

解：中斷服務程序分為兩種，一種是在進入服務子程序后不允許被中斷，另一種則可以被中斷。在入口處使用開中斷指令表示該中斷服務程序是允許被中斷的服務程序，即在進入服務子程序后允許CPU響應比它級別高的中斷請求。

6.10

試說明8088CPU可屏蔽中斷的響應過程。

解：可屏蔽中斷的響應過程主要分為5個步驟，即：

（1）中斷請求。外設在需要時向CPU的INTR端發(fā)出一個高電平有效的中斷請求信號。

（2）中斷判優(yōu)。若IF＝1，則識別中斷源并找出優(yōu)先級最高的中斷源先予以響應，在其處理完后，再響應級別較低的中斷源的請求。

（3）中斷響應。中斷優(yōu)先級確定后，發(fā)出中斷的中斷源中優(yōu)先級別最高的中斷請求就被送到CPU。

（4）中斷處理。

（5）中斷返回。中斷返回需執(zhí)行中斷返回指令IRET，其操作正好是CPU硬件在中斷響應時自動保護斷點的逆過程。即CPU會自動地將堆棧內(nèi)保存的斷點信息彈出到IP、CS和FLAG中，保證被中斷的程序從斷點處繼續(xù)往下執(zhí)行。

6.11

CPU滿足什么條件能夠響應可屏蔽中斷？

解：

（1）CPU要處于開中斷狀態(tài)，即IF＝1，才能響應可屏蔽中斷。

（2）當前指令結束。

（3）當前沒有發(fā)生復位（RESET）、保持（HOLD）和非屏蔽中斷請求（NMI）。

（4）若當前執(zhí)行的指令是開中斷指令（STI）和中斷返回指令（IRET），則在執(zhí)行完該指令后再執(zhí)行一條指令，CPU才能響應INTR請求。

（5）對前綴指令，如LOCK、REP等，CPU會把它們和它們后面的指令看作一個整體，直到這個整體指令執(zhí)行完，方可響應INTR請求。

6.14

單片8259A能夠管理多少級可屏蔽中斷？若用3片級聯(lián)能管理多少級可屏蔽中斷？（不要求）

解：因為8259A有8位可屏蔽中斷請求輸入端，故單片8259A能夠管理8級可屏蔽中斷。若用3片級聯(lián)，即1片用作主控芯片，兩片作為從屬芯片，每一片從屬芯片可管理8級，則3片級聯(lián)共可管理22級可屏蔽中斷。

6.16

具備何種條件能夠作輸入接口？何種條件能夠作輸出接口？

解：對輸入接口要求具有對數(shù)據(jù)的控制能力，對輸出接口要求具有對數(shù)據(jù)的鎖存能力。

6.17

已知（SP）＝0100H，（SS）＝3500H，（CS）＝9000H，（IP）＝0200H，（00020H）＝7FH，（00021H）＝1AH，（00022H)＝07H，（00023H）＝6CH，在地址為90200H開始的連續(xù)兩個單元中存放一條兩字節(jié)指

令INT

8。試指出在執(zhí)行該指令并進入相應的中斷例程時，SP、SS、IP、CS寄存器的內(nèi)容以及SP所指向的字單元的內(nèi)容是什么？

解：CPU在響應中斷請求時首先要進行斷點保護，即要依次將FLAGS和INT下一條指令的CS、IP寄存器內(nèi)容壓入堆棧，亦即棧頂指針減6，而SS的內(nèi)容不變。INT

8

指令是一條兩字節(jié)指令，故其下一條指令的IP＝0200H＋2＝0202H。

中斷服務子程序的入口地址則存放在中斷向量表（8×4）所指向的連續(xù)4個單元中。所以，在執(zhí)行中斷指令并進入響應的中斷例程時，以上各寄存器的內(nèi)容分別為：

SP＝0100H－6＝00FAH

SS＝3500H

IP＝[8×4]＝1A7FH

CS＝[(8×4)＋2]＝6C07H

[SP]＝0200H＋2＝0202H

第7章常用數(shù)字接口電路

7.1

一般來講，接口芯片的讀寫信號應與系統(tǒng)的哪些信號相連？

解:

一般來講，接口芯片的讀寫信號應與系統(tǒng)總線信號中的#IOR（接口讀）或#IOW（接口寫）信號相連。

7.2

試說明8253芯片的六種工作方式。其時鐘信號CLK和門控信號GATE分別起什么作用？

解：可編程定時/計數(shù)器8253具有六種不同的工作方式，其中：

方式0：軟件啟動、不自動重復計數(shù)。在寫入控制字后OUT端變低電平，計數(shù)結束后OUT端輸出高電平，可用來產(chǎn)生中斷請求信號，故也稱為計數(shù)結束產(chǎn)生中斷的工作方式。

方式1：硬件啟動、不自動重復計數(shù)。所謂硬件啟動是在寫入計數(shù)初值后并不開始計數(shù)，而是要等門控信號GATE出現(xiàn)由低到高的跳變后，在下一個CLK脈沖的下降沿才開始計數(shù)，此時OUT端立刻變?yōu)榈碗娖?。計?shù)結束后，OUT端輸出高電平，得到一個寬度為計數(shù)初值N個CLK脈沖周期寬的負脈沖。

方式2：既可軟件啟動，也可以硬件啟動?？勺詣又貜陀嫈?shù)。

在寫入控制字后，OUT端變?yōu)楦唠娖健Ｓ嫈?shù)到最后一個時鐘脈沖時OUT端變?yōu)榈碗娖?，再?jīng)過一個CLK周期，計數(shù)值減到零，OUT又恢復為高電平。之后再自動轉(zhuǎn)入計數(shù)初值，并重新開始新的一輪計數(shù)。方式2下OUT端會連續(xù)輸出寬度為Tclk的負脈沖，其周期為N×Tclk，所以方式2也稱為分頻器，分頻系數(shù)為計數(shù)初值N。

方式3：也是一種分頻器，也有兩種啟動方式，自動重復計數(shù)。當計數(shù)初值N為偶數(shù)時，連續(xù)輸出對稱方波（即N/2個CLK脈沖低電平，N/2個CLK脈沖高電平），頻率為（1/N）×Fclk。若N為奇數(shù)，則輸出波形不對稱，其中（N＋1）／2個時鐘周期高電平，

（N－1）／2個時鐘周期低電平。

方式4和方式5都是在計數(shù)結束后輸出一個CLK脈沖周期寬的負脈沖，且均為不自動重復計數(shù)方式。區(qū)別在方式4是軟件啟動，而方式5為硬件啟動。

時鐘信號CLK為8253芯片的工作基準信號。GATE信號為門控信號。在軟件啟動時要求GATE在計數(shù)過程中始終保持高電平；而對硬件啟動的工作方式，要求在寫入計數(shù)初值后GATE端出現(xiàn)一個由低到高的正跳變，啟動計數(shù)。

7.3

8253可編程定時/計數(shù)器有兩種啟動方式，在軟件啟動時，要使計數(shù)正常進行，GATE端必須為（

）電平，如果是硬件啟動呢？

解：在軟件啟動時，要使計數(shù)正常進行，GATE端必須為高電平；如果是硬件啟動，則要在寫入計數(shù)初值后使GATE端出現(xiàn)一個由低到高的正跳變，以啟動計數(shù)。

7.4

若8253芯片的接口地址為D0D0H～D0D3H，時鐘信號頻率為2MHz。現(xiàn)利用計數(shù)器0、1、2分別產(chǎn)生周期為10us的對稱方波及每1ms和1s產(chǎn)生一個負脈沖，試畫出其與系統(tǒng)的電路連接圖，并編寫包括初始化在內(nèi)的程序。

解：根據(jù)題目要求可知，計數(shù)器0（CNT0）工作于方式3，計數(shù)器1（CNT1）和計數(shù)器2（CNT2）工作于

方式2。時鐘頻率2MHz，即周期為0.5us，從而得出各計數(shù)器的計數(shù)初值分別為：

CNT0：

10us/0.5us

=

20

CNT1：

1ms/0.5us

=

2000

CNT2：

1s/0.5us

=

2

×1000000

顯然，計數(shù)器2的計數(shù)初值已超出了16位數(shù)的表達范圍，需經(jīng)過一次中間分頻，可將OUT1端的輸出脈沖作為計數(shù)器2的時鐘頻率。這樣，CNT2的計數(shù)初值就等于1s/1ms

=

1000。線路連接如圖所示。

8253

8253的初始化程序如下：

MOV

DX，0D0D3H

MOV

AL，16H

；計數(shù)器0，低8位計數(shù)，方式3

OUT

DX，AL

MOV

AL，74H

；計數(shù)器1，雙字節(jié)計數(shù)，方式2

OUT

DX，AL

MOV

AL，0B4H

；計數(shù)器2，雙字節(jié)計數(shù)，方式2

OUT

DX，AL

MOV

DX，0D0D0H

MOV

AL，20

；送計數(shù)器0的計數(shù)初值

OUT

DX，AL

MOV

DX，0D0D1H

MOV

AX，2000

；送計數(shù)器1的計數(shù)初值

OUT

DX，AL

MOV

AL，AH

OUT

DX，AL

MOV

DX，0D0D2H

MOV

AX，1000

；送計數(shù)器2的計數(shù)初值

OUT

DX，AL

MOV

AL，AH

OUT

DX，AL

7.5

某一計算機應用系統(tǒng)采用8253芯片的計數(shù)器0作頻率發(fā)生器，輸出頻率為500Hz；用計數(shù)器1產(chǎn)生1000Hz的連續(xù)方波信號，輸入8253的時鐘頻率為1.19MHz。

試問：初始化時送到計數(shù)器0和計數(shù)器1的計數(shù)初值分別為多少？計數(shù)器1工作于什么方式下？

解：計數(shù)器0工作于方式2，其計數(shù)初值=1.19MHz/500Hz=2380

計數(shù)器1工作于方式3，其計數(shù)初值=1.19MHz/1KHz=1190

7.6

若所