片上集成的低功耗無電容型ldo電路

片上集成的低功耗無電容型ldo電路

0無電容型ldo電路隨著5g技術(shù)和多媒體技術(shù)的快速發(fā)展，大規(guī)模5g電子產(chǎn)品的發(fā)展越來越受到關(guān)注。隨著數(shù)字和文化的快速發(fā)展，小型工業(yè)食品的發(fā)展越來越受到關(guān)注。各種新應(yīng)用、新功能對電池壽命和電源管理技術(shù)提出了新的要求和嚴(yán)峻的挑戰(zhàn)。低壓差線性電壓調(diào)整器(LDO)以其電路簡單、低功耗和低壓差等特點(diǎn),為電池供電的智能類SoC芯片提供了高效而經(jīng)濟(jì)的電源解決方案,得到了廣泛的應(yīng)用。傳統(tǒng)的LDO結(jié)構(gòu)中,一般輸出端需要并聯(lián)一個微法級的電容,該電容除了具有濾波和穩(wěn)壓的作用之外,還有助于提高LDO的環(huán)路穩(wěn)定性。但是在智能卡芯片中,在片上集成一個大電容,會大幅增加芯片面積;采用片外電容,則很難實(shí)現(xiàn)SOC系統(tǒng)。因此,無論是對SOC的應(yīng)用成本還是LDO的自身可靠性而言,需要從系統(tǒng)設(shè)計(jì)上改進(jìn),設(shè)計(jì)一種無電容型的LDO電路。本文設(shè)計(jì)完成了一個能夠?yàn)橹悄茈娍ㄐ酒峁┩暾鉀Q方案的低功耗片上集成的無電容型LDO。1調(diào)整管輸出電壓圖1是一個經(jīng)典的LDO結(jié)構(gòu)圖,其中包括一個提供電壓基準(zhǔn)的帶隙基準(zhǔn)源(BGR)、誤差放大器、調(diào)整管Mpass以及一個電壓采樣網(wǎng)絡(luò)(R1和R2)。其中誤差放大器為單級運(yùn)放。由圖1可以看到由誤差放大器、調(diào)整管以及采樣網(wǎng)絡(luò)構(gòu)成了一個反饋網(wǎng)絡(luò),為了保證電路的穩(wěn)定性,必須保證這個環(huán)路的相位裕度至少大于45°。將這個反饋網(wǎng)絡(luò)由圖1中的A點(diǎn)處斷開,可以得到其小信號等效電路如圖2所示:根據(jù)基爾霍夫電壓、電流定律,推導(dǎo)可得該回路的傳輸函數(shù)為式中:α=CgdgdsEA+Cgdgdsp+Cgsgdsp+CgdgRF+CgsgRF+CgdGload+CgsGload+Cgdgmp;β=gdsEAgdsp+gdsEAgRF+gdsEAGload;Cgs為調(diào)整管的柵-源電容;Cgd為調(diào)整管的柵-漏電容;gdsEA為誤差放大器的輸出電導(dǎo);gdsp為調(diào)整管的輸出電導(dǎo);gm_EA為誤差放大器的跨導(dǎo);gmp為調(diào)整管的跨導(dǎo),Gload為負(fù)載導(dǎo)納;s為拉普拉斯變換復(fù)頻率。在片上集成的LDO中,很難在輸出端集成一個大電容(μF量級)并使其等效的串聯(lián)電阻RESR構(gòu)造的左半平面零點(diǎn)來消除環(huán)路中的非主極點(diǎn),其負(fù)載阻抗一般可以等效為一個大電導(dǎo)gL與大電容CL的并聯(lián)。一般來說,LDO的負(fù)載電容CL?Cgs且CL?Cgd,gL?gdsEA且gL?gdsp。由式(1)可以得到反饋環(huán)路中的兩個極點(diǎn)及一個右半平面的零點(diǎn)分別為p1≈?Cgdgdsp+CgsgL+CLgdsEA+CgdgmpCL(Cgs+Cgd)(2)p1≈-Cgdgdsp+CgsgL+CLgdsEA+CgdgmpCL(Cgs+Cgd)(2)p2≈?gdsEAgLCgdgdsp+CgsgL+CLgdsEA+Cgdgmp(3)p2≈-gdsEAgLCgdgdsp+CgsgL+CLgdsEA+Cgdgmp(3)z1=gmpCgd(4)z1=gmpCgd(4)gmp一般為幾十毫西門子,調(diào)整管的Cgd約為幾百飛法拉,產(chǎn)生的右半平面的零點(diǎn)在幾百兆赫茲處,對整個環(huán)路的相位影響可以忽略。環(huán)路中只存在兩個極點(diǎn)對相位產(chǎn)生貢獻(xiàn),由式(2)和(3)可以看到,隨著調(diào)整管輸出電流的增加,調(diào)整管的跨導(dǎo)gmp增加,導(dǎo)致p1將會向高頻處運(yùn)動,而p2將會向低頻處運(yùn)動,兩個極點(diǎn)自動發(fā)生分離。在輸出小電流時,在電路中采用消除零點(diǎn)的密勒補(bǔ)償方法,即可使兩個極點(diǎn)產(chǎn)生分離,保證環(huán)路的穩(wěn)定性,如圖1中的CC所示。2采樣網(wǎng)絡(luò)和路、管圖3是本設(shè)計(jì)中LDO的原理圖,主要包括BGR、誤差放大器、限流保護(hù)電路、調(diào)整管Mpass和采樣網(wǎng)絡(luò)等。其中帶隙基準(zhǔn)源產(chǎn)生1.21V的基準(zhǔn)電壓,作為誤差放大器的參考電壓與采樣網(wǎng)絡(luò)的采樣值進(jìn)行比較實(shí)現(xiàn)對調(diào)整管柵極電壓的控制,從而達(dá)到在不同負(fù)載電流的情況下保持LDO輸出電壓穩(wěn)定。2.1標(biāo)準(zhǔn)的抗起線轉(zhuǎn)換電路BGR為LDO的誤差放大器提供一個1.21V的基準(zhǔn)電壓VREF1,同時產(chǎn)生電壓VREF2提供給后級的電壓檢測電路,VREF2由VREF1經(jīng)一個buffer后采用電阻分壓產(chǎn)生。如圖3所示,BGR采用傳統(tǒng)的三極管結(jié)構(gòu),利用三極管VBE的負(fù)溫度系數(shù)與ΔVBE的正溫度系數(shù)特性構(gòu)造一個與溫度無關(guān)的基準(zhǔn)電壓VREF1,即VREF1=VBE3+R2?ΔVBE1,2R1(5)VREF1=VBE3+R2?ΔVBE1,2R1(5)其中VBE是三極管的基極-發(fā)射極電壓,與集電極電流IC呈指數(shù)關(guān)系。在得到ΔVBE時,通常認(rèn)為圖3中的Q1和Q2集電極電流相等。而在標(biāo)準(zhǔn)的CMOS工藝中,BJT晶體管是通過寄生方式得到的,圖3中的Q1的個數(shù)為n,即是n個這樣的寄生BJT并聯(lián)構(gòu)成的。這導(dǎo)致Q1和Q2的基極電阻rb相差n倍,Q1和Q2的基極電流并不相同,導(dǎo)致Q1和Q2的發(fā)射極電流并不相等。此時需要對這個基極電阻進(jìn)行補(bǔ)償,在設(shè)計(jì)中在Q1的基極處加入一個補(bǔ)償電阻Rcom,使Rcom=rbQ2-rbQ1(6)從而滿足Q1和Q2的集電極電流相等。BGR在上電時存在一個簡并工作狀態(tài),即各條支路可以傳輸零電流。為了防止電路進(jìn)入簡并工作狀態(tài),設(shè)計(jì)中加入了啟動電路,如圖3中啟動電路部分所示。在上電的初始階段,各條支路的電流為零,BGR中OTA的輸出點(diǎn)位高電平,VREF1為低電平。此時MS1導(dǎo)通將OTA的輸出點(diǎn)下拉,在三極管的三條支路上開始傳輸電流,VREF1開始升高;當(dāng)電流增加到一定值時,VREF1增大到使MS2開始導(dǎo)通,從而將MS1的柵極電壓下拉,此時MS1截止,啟動電路與主電路分離,BGR進(jìn)入正常工作狀態(tài)。將MS3和MS4串聯(lián),降低啟動電路在BGR正常工作時的靜態(tài)電流。2.2調(diào)整管路的設(shè)計(jì)誤差放大器用于比較反饋網(wǎng)絡(luò)采樣的電壓與BGR的輸出參考電壓VREF1的大小,調(diào)節(jié)調(diào)整管的柵極電壓,保證在不同負(fù)載電流的情況下,LDO的輸出電壓保持穩(wěn)定。誤差放大器的直流增益對LDO的負(fù)載調(diào)整率及線性調(diào)整率有著顯著的影響ΔVDDΔIout=1gm_passAEA(R3+R4R4)(7)ΔVDDΔΙout=1gm_passAEA(R3+R4R4)(7)ΔVDDΔVin=1gmpAEA(Rds+Ron)(R3+R4R4)+(R3+R4R4)(ΔVREF1ΔVin)(8)ΔVDDΔVin=1gmpAEA(Rds+Ron)(R3+R4R4)+(R3+R4R4)(ΔVREF1ΔVin)(8)式中:AEA為誤差放大器的直流增益;gmp為調(diào)整管的跨導(dǎo);Rds為調(diào)整管的輸出阻抗;RL為負(fù)載電阻。大的直流增益對于LDO的上述靜態(tài)參數(shù)有著明顯的抑制,因此誤差放大器結(jié)構(gòu)應(yīng)為多級電路或是Cascode結(jié)構(gòu)。同時誤差放大器作為LDO反饋環(huán)路的一部分,其零點(diǎn)、極點(diǎn)即為LDO反饋環(huán)路的零點(diǎn)、極點(diǎn)。通過第一部分的分析可以知道,在輸出大電流時,其后級的負(fù)載電阻及電容的存在使得LDO反饋環(huán)路中的極點(diǎn)分離,能夠保證反饋環(huán)路的穩(wěn)定性。本設(shè)計(jì)中采用了如圖3中ErrorAMP所示的pMOS管作為輸入管的折疊Cascode單級運(yùn)放,對整個環(huán)路增益帶寬積內(nèi)只貢獻(xiàn)一個極點(diǎn),且其輸出點(diǎn)電壓與pMOS管的柵極電壓接近,可以直接作為調(diào)整管的偏置電壓。在電源電壓及溫度變化下能夠獲得大于65dB的直流增益。2.3輔助電路適當(dāng)抑制低閾值刑為了延長電池的使用壽命,在電路中加入了低功耗模式,使LDO在Standby_en信號為高時,保持1.8V的輸出電壓,關(guān)閉其他的輔助電路。Standby_en信號為高電平有效,經(jīng)一個反相器后輸出低電壓,用來控制輔助電路中pMOS管的偏置電壓點(diǎn)。當(dāng)Standby_en為高時,將輔助電路中pMOS管的柵極電壓上拉到VDD。輔助電路停止工作,LDO進(jìn)入到低功耗模式,整個電路的功耗縮減80%。Standby_en信號為外界輸入信號,其高電平為1.8V,當(dāng)輸入電源電壓VDD為5.5V時,無法直接經(jīng)過VDD供電的反相器來產(chǎn)生反相信號,需要經(jīng)過如圖4所示的升壓電路后將Standby_en信號自舉到VDD后作為電路中實(shí)際的低功耗模式的控制信號。設(shè)計(jì)中采用的升壓電路如圖4所示,Standby_en信號首先經(jīng)過一個由BGR輸出電壓1.21V作為電源的反相器產(chǎn)生Standby_en的反相信號,然后經(jīng)過一個電源電壓為VDD的交叉耦合反相器產(chǎn)生高電平為VDD的實(shí)際控制信號,在Standby_en信號為高電平時,Vstandby_boost_inv下拉到GND,MPS導(dǎo)通,將輔助電路中的pMOS管偏置電壓上拉到VDD。其中MP1和MN1供電電源較低,采用低閾值晶體管;MP2和MN2和MP3和MN3采用高閾值晶體管。2.4不同電流下的過流保護(hù)圖5為限流保護(hù)電路圖。在正常工作時,M1和M2對調(diào)整管的輸出電流進(jìn)行采樣,為了保證鏡像的電流在溫度及工藝角變化時的精確性,加入M3,M4,M5構(gòu)成另一個電流鏡,使M3,M4、M5的柵源電壓相同,從而滿足A和B兩點(diǎn)的電壓與調(diào)整管的漏極電壓相同,保證鏡像電流的精確性。M6、M7作為M3和M4的負(fù)載提供直流偏置。M3和M4和M5的寬長比較大,工作在亞閾值區(qū),即Vgs3=Vgs4=Vgs5≈VTH(9)使得限流保護(hù)電路中的電流采樣部分的靜態(tài)電流較小,滿足低功耗的要求。當(dāng)調(diào)整管Mpass的輸出電流比較小時,M2鏡像的電流在電阻R3上的壓降比參考電壓VREF小,此時經(jīng)預(yù)放大器放大后比較得到的電壓Vg_cl為高電平,M8導(dǎo)通,M9截止,限流保護(hù)電路正常工作,對LDO主電路不產(chǎn)生影響。當(dāng)Mpass輸出的電流達(dá)到某個閾值時,M2鏡像的電流在R3上的壓降等于VREF,即VREF=R3?IoutW2L2WpassLpass(10)VREF=R3?ΙoutW2L2WpassLpass(10)若輸出電流Iout繼續(xù)增大時,比較器輸出的控制電壓Vg_cl將跳變?yōu)榈碗娖?使M8截止,M9導(dǎo)通,此時限流保護(hù)電路停止工作,不再對調(diào)整管的柵極電壓進(jìn)行檢測。而調(diào)整管的柵極電壓經(jīng)M9上拉到VDD,使輸出電壓降為零,實(shí)現(xiàn)過流保護(hù)功能。在限流保護(hù)電路中加入M10和M11,可以使限流電路在Standby_en信號為高時,把限流電路關(guān)閉,并保持LDO輸出電壓仍保持1.8V。3不同負(fù)載下ldo的動態(tài)特性整體電路版圖如圖6所示。采用HHNEC0.13μmEEPROM工藝,芯片面積(不包含PAD)為0.33mm×0.34mm。仿真的LDO的電源電壓為2.5～5.5V。如圖7所示,在2.5～5.5V電源供電下,BGR的輸出參考電壓VREF1為1.21V,在溫度從-40℃到100℃變化時,輸出參考變化為17.3×10-6/℃,包括參考電流產(chǎn)生電路以及VREF2輸出buffer在內(nèi)消耗38μA的電流。圖8所示為在不同負(fù)載下,LDO反饋環(huán)路的幅頻、相頻特性,可以看到在輸出10mA的電流時,反饋環(huán)路的相位裕度為80°。在不同負(fù)載條件下,反饋環(huán)路的幅頻、相頻曲線比較穩(wěn)定,相位裕度保持在75°以上。圖9為LDO分別在正常工作模式和低功耗模式下消耗的靜態(tài)電流。在正常工作模式下,LDO可以最大輸出15mA的電流,其消耗的靜態(tài)電流為85μA;在低功耗模式下,其輸出電流能力降低,此時LDO中的輔助電路關(guān)閉,消耗的靜態(tài)電流下降到23μA。圖10給出了LDO限流保護(hù)電路時的輸出圖形。在100μs時,負(fù)載電阻由180Ω變?yōu)?0Ω時,限流保護(hù)電路的輸出控制信號變?yōu)榈碗娖?將調(diào)整管的柵極電壓上拉到輸入的電源電壓,LDO輸出電壓為0,從而對輸出起到了保護(hù)作用。若負(fù)載電阻變大后,可以由Standby信號對LDO進(jìn)行復(fù)位,此時LDO恢復(fù)正常工作,輸出1.8V的穩(wěn)定電壓。表1列出了LDO完整的仿真特性。如圖11(a)所示LDO的負(fù)載調(diào)整率為14μV/mA,在輸出10mA電流時,LDO的線性調(diào)整率如圖11(b)所示,隨工藝及溫度變化時,不超過2.3mV/mA;圖11(c)是LDO輸出電壓的溫度特性,溫度由-4