高速mosfe作開關(guān)的亞微秒強(qiáng)流剛管調(diào)制器技術(shù)_第1頁
高速mosfe作開關(guān)的亞微秒強(qiáng)流剛管調(diào)制器技術(shù)_第2頁
高速mosfe作開關(guān)的亞微秒強(qiáng)流剛管調(diào)制器技術(shù)_第3頁
高速mosfe作開關(guān)的亞微秒強(qiáng)流剛管調(diào)制器技術(shù)_第4頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

高速mosfe作開關(guān)的亞微秒強(qiáng)流剛管調(diào)制器技術(shù)

0固相脈沖梯形波的固定發(fā)展在傳統(tǒng)的微電池亞微波強(qiáng)流短脈沖中,重氫門流管用作開關(guān),傳輸管作為儲存元件。隨著電子技術(shù)的發(fā)展和大型、高工程頻率和低能耗開關(guān)裝置的出現(xiàn),如高速mosfi和igit作為開關(guān)裝置的新型固體調(diào)制器逐漸取代了傳統(tǒng)的線性調(diào)制器。采用完整的固態(tài)電阻器,提高效率高,體積小,重量輕,可靠性好,壽命長,軍機(jī)設(shè)備數(shù)量可降至1.2.1.3。國外長期以來,他們一直在研究固體調(diào)制器及其相關(guān)技術(shù)。slac的研究人員在1-tev-slac正負(fù)電子碰撞機(jī)項目中使用固體調(diào)制器為8個速度調(diào)制器提供脈沖輸出,完成了樣品的制造,并向4個速度調(diào)制器提供了脈沖輸出的功能。日本直接對沖突機(jī)jcl也采用了固體調(diào)制器,這與slac方案略有不同。2002年,樣品的制造完成。近幾年來,國內(nèi)部分單位的研究人員也開展了這方面的研究.對基于MOSFET的亞微秒固態(tài)調(diào)制器關(guān)鍵技術(shù)開始試驗研究,獲得了重復(fù)頻率為24kHz、脈沖上升時間為20ns、平頂為70ns的脈沖波形,輸出的最高脈沖電壓為12kV(最大脈沖電流200A)的固態(tài)調(diào)制器試驗裝置.據(jù)報道,該波形的試驗電壓350V并接有1μH左右的負(fù)載(沖擊磁鐵),5.1Ω的匹配電阻,0.1Ω的測量取樣電阻.由于試驗電路的結(jié)構(gòu)松散,整個脈沖的前后沿、平頂都較差,并存有很大的反向過沖.這可能是由于分布電感較大造成的.因此,有必要進(jìn)一步改善電路結(jié)構(gòu),繼續(xù)進(jìn)行固態(tài)調(diào)制器原理電路的試驗研究,逐步了解并掌握獲得高品質(zhì)亞微秒脈沖梯形波的關(guān)鍵技術(shù).1亞微秒固體調(diào)制器的設(shè)計理念1.1功率脈沖調(diào)制電路為了產(chǎn)生較快的上升與下降沿、較好平頂?shù)膩單⒚攵堂}沖,試驗裝置采用了高速MOSFET作開關(guān),電容器作為儲能器件,其基本原理圖如圖1所示.圖1中C為儲能電容器,L為電路分布電感的等效電感,R為電路的電阻(包括分布電阻、負(fù)載電阻等),K為開關(guān),E為充電電源.這種調(diào)制器電路產(chǎn)生梯形脈沖的原理,基本上是利用MOSFET的驅(qū)動脈寬來調(diào)制功率脈沖的寬度.假定初始充電電壓為V0,忽略電路的分布電感作用時,當(dāng)電容充電電壓為V0時開關(guān)閉合,結(jié)合初始條件,此電路方程的解為I=V0Re?tRC≈V0R(1?tRC+t22R2C2?t36R3C3).(1)Ι=V0Re-tRC≈V0R(1-tRC+t22R2C2-t36R3C3).(1)可見流過負(fù)載的電流是呈指數(shù)衰減的,指數(shù)衰減函數(shù)的衰減過程與時間常數(shù)有關(guān).如果衰減常數(shù)很大,在初始時刻后的很短時間內(nèi)電流函數(shù)基本上是一個常數(shù).因此可以設(shè)想,在t?RC的很短時間內(nèi)將函數(shù)截斷,那么函數(shù)將是一個近似的矩形脈沖函數(shù).由于開關(guān)器件本身存在電流上升與關(guān)斷時間,放電回路有分布參數(shù),最終獲得的脈沖是有一定的上升與下降沿的梯形波,圖2為對其中的2種情況的模擬計算.圖2中考慮了開關(guān)的開啟與關(guān)斷時間和電路的分布參數(shù),并設(shè)開啟與關(guān)斷的時間都為30ns.不難看出,圖2中(a)與(b)相比,RC的比值為2,(a)中平頂下降要小一些.1.2管調(diào)制器陣列疊加結(jié)構(gòu)的設(shè)計為了在常規(guī)的供電電壓下獲得高壓或強(qiáng)流脈沖,試驗中采用類似于直線感應(yīng)加速器獲得強(qiáng)電場的感應(yīng)疊加原理.這樣,在常規(guī)的供電電壓下,通過輸出脈沖變壓器的電壓感應(yīng)串聯(lián)疊加,在負(fù)載上即可獲得高壓或強(qiáng)流脈沖.感應(yīng)串聯(lián)疊加原理如圖3所示.感應(yīng)疊加型輸出方式折算到原邊的分布電感比較小.如果剛管調(diào)制器陣列的副邊分布電感(含耦合變壓器漏感)為L1,則n個單元的剛管調(diào)制器陣列折算到原邊的總分布電感為L1/n,顯然,這對于減小脈沖的前后沿是很有利的.由于感應(yīng)疊加型輸出方式流過各單元MOSFET的電流等于負(fù)載上的電流,因此要求MOSFET有很大的通態(tài)電流負(fù)載能力.假定單元調(diào)制器的原邊輸出電壓為V0,輸出電流為I0,負(fù)載的電壓為V1,電流為I1,V1=nV0,原邊和副邊的總功率分別為P0=nV0I0?(2)P1=V21/R=n2V20/R.(3)Ρ0=nV0Ι0?(2)Ρ1=V12/R=n2V02/R.(3)忽略變壓器損耗等因素,則有P0=P1?(4)Ρ0=Ρ1?(4)即nV0I0=n2V20/R.(5)nV0Ι0=n2V02/R.(5)以I1=nV0/R代入,則有I0=I1.(6)Ι0=Ι1.(6)為了彌補(bǔ)MOSFET通態(tài)電流不大的缺點,各單元調(diào)制器可以設(shè)計成多開關(guān)并聯(lián)的方式.通常稱此為陣列式感應(yīng)疊加結(jié)構(gòu).1.3優(yōu)化系統(tǒng)結(jié)構(gòu),減輕連續(xù)線性分布電弧分布參數(shù)對脈沖調(diào)制器的輸出無疑是有影響的.電路中的分布參數(shù)種類很多,如分布電感、電容、電阻等.對于上升和下降沿要求不是很嚴(yán)格的寬脈沖,這些分布參數(shù)的影響或許可以忽略,然而,當(dāng)脈寬很窄而且對上升和下降沿要求很嚴(yán)格時,有些分布參數(shù)將不得不予以考慮.在這些分布參數(shù)中,對脈沖平頂、上升和下降沿影響較大的是分布電感.由于分布電感的存在,脈沖的前沿后沿都增大了,其結(jié)果使一個有折點的梯形波變成一個前后沿都有一定弧度的近似梯形波,脈沖產(chǎn)生畸變,嚴(yán)重時還會出現(xiàn)較大反向過沖振蕩.分布電感包括連線分布電感和開關(guān)導(dǎo)通電感等,開關(guān)導(dǎo)通電感與開關(guān)的制造工藝有關(guān),采用一般方法難以將其降低,因此通過優(yōu)化系統(tǒng)結(jié)構(gòu)減小連線分布電感幾乎是減小分布電感的惟一途徑.為了減小連線分布電感,將試驗系統(tǒng)的結(jié)構(gòu)安排得比較緊湊(參見圖4照片),除供電電源和負(fù)載連線外,整個脈沖形成印刷電路板圍繞感應(yīng)變壓器安裝.由此可以最大限度地減小由于布局不合理增大的分布電感.2電流脈沖波形我們對感應(yīng)疊加方式的MOSFET的亞微秒脈沖固態(tài)調(diào)制器的可行性進(jìn)行了新一輪原理性試驗.系統(tǒng)暫時設(shè)計成由2級串聯(lián)疊加,為了分?jǐn)傠娏骱蜏p小輸出阻抗,每級又由6個調(diào)制器單元構(gòu)成.這種結(jié)構(gòu)有一個優(yōu)點,即當(dāng)某一單元出現(xiàn)故障后,整個系統(tǒng)的工作不至于受到較大的影響.系統(tǒng)安裝后進(jìn)行了實驗,實驗選用的測量儀器為HP-54111D示波器或TEK的TDS3034B,電流脈沖取樣采用PEARSONCURRENTMONITOR的MODE2878.圖5是2×6個MOSFET單元調(diào)制電路陣列感應(yīng)疊加,由變壓器向假負(fù)載(約25Ω)輸出的電流脈沖波形:圖5(a)的充電電壓為150V,前沿20ns,平頂80ns(13A);圖5(b)的充電電壓為450V,前沿25ns﹑平頂70ns(40A).比較兩圖可知,輸出電流強(qiáng)度變大時,脈沖前沿變緩.分析認(rèn)為,這可能是輸出電流脈沖強(qiáng)度增大時,分布電感主要是開關(guān)的導(dǎo)通電感隨之增大,從而影響脈沖前沿的上升速度.如果要得到更大的電流,則應(yīng)相應(yīng)增加每一級調(diào)制器上并聯(lián)的單元MOSFET調(diào)制器的個數(shù),這樣電流將在每個單元MOSFET調(diào)制器上均分,以降低分布電感的影響.圖6是2×3個MOSFET單元調(diào)制電路陣列感應(yīng)疊加,由變壓器向具有匹配負(fù)載電阻52Ω的沖擊磁鐵勵磁線圈輸出的電流脈沖波形,前沿44ns、平頂32ns.圖6(a)的充電電壓為200V,平頂電流6.3A;圖6(b)的充電電壓為600V,平頂電流10A.由于匹配電阻增大了一倍,每一級并聯(lián)的單元調(diào)制器也減少了一倍,輸出電流脈沖幅度有較大的減小.由于固態(tài)調(diào)制器輸出脈沖的寬度主要取決于MOSFET啟動和關(guān)斷的時間,兩種不同條件下輸出脈沖的半高寬基本上是一致的.圖6波形也說明了沖擊磁鐵具有較大的電感值,使得輸出電流脈沖的前后沿變差.如前所述,增加參與感應(yīng)疊加單元調(diào)制器的級數(shù)和每一級的并聯(lián)調(diào)制電路,會有助于改善輸出電流脈沖的前后沿.所用的國產(chǎn)鐵氧體有足夠?qū)挼念l譜特性,基本可以用以制作亞微秒脈寬的沖擊磁鐵.目前原理性試驗用小型兩級MOSFET感應(yīng)疊加調(diào)制器,其觸發(fā)信號采用CPLD電路生成,重復(fù)工作頻率可以在25kHz以下通過軟件調(diào)變.圖7給出了重復(fù)工作頻率在182Hz和2.93kHz兩張波形圖.脈沖的不同方向是由于PEARSON線圈反接后引起的.3亞微秒脈沖的計算根據(jù)目前的小型MOSFET固態(tài)調(diào)制器試驗研究,基本上了解到采用MOSFET固態(tài)調(diào)制器單元電路的串并聯(lián)技術(shù),通過感應(yīng)疊加變壓器的副邊可以向國產(chǎn)鐵氧體沖擊磁鐵勵磁線圈輸出亞微秒脈寬的高壓電流脈沖.在小型MOSFET固態(tài)調(diào)制器(2×6個單元陣列感應(yīng)疊加)試驗研究中,充電電

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論