微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì)智慧樹知到課后章節(jié)答案2023年下廣西科技大學(xué)

微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì)智慧樹知到課后章節(jié)答案2023年下廣西科技大學(xué)廣西科技大學(xué)

緒論單元測試

只有理解了計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)與組織原理這些基礎(chǔ)知識才能夠真正理解計(jì)算機(jī)系統(tǒng)的行為原理。

A:對B:錯(cuò)

答案:對

第一章測試

對于第一臺電子數(shù)字計(jì)算機(jī)ENIAC，下列描述正確的是（）

A:采用的是馮若依曼體系結(jié)構(gòu)

B:存儲器采用的是磁芯存儲器

C:中央處理器把運(yùn)算器和控制器做在同一個(gè)芯片中

D:基本元器件為體積很大的真空電子管

答案:基本元器件為體積很大的真空電子管

在現(xiàn)代SOC設(shè)計(jì)技術(shù)理念中，（）是構(gòu)成SOC的基本單元。

A:CPUB:IPC:存儲器D:DSP

答案:IP

嵌入式計(jì)算機(jī)系統(tǒng)與通用計(jì)算機(jī)系統(tǒng)相比下列哪項(xiàng)不是嵌入式系統(tǒng)特征的（）。

A:形式多樣應(yīng)用領(lǐng)域廣泛

B:開發(fā)平臺與運(yùn)行平臺都是通用計(jì)算機(jī)

C:軟件與硬件是緊密結(jié)合在一起的

D:一般不能再編程

答案:開發(fā)平臺與運(yùn)行平臺都是通用計(jì)算機(jī)

下面哪個(gè)系統(tǒng)屬于嵌入式系統(tǒng)()

A:聯(lián)想T400筆記本計(jì)算機(jī)

B:聯(lián)想S10上網(wǎng)本

C:華為P系列手機(jī)

D:“天河一號”計(jì)算機(jī)系統(tǒng)

答案:華為P系列手機(jī)

以下哪個(gè)不是嵌入式設(shè)備（）

A:運(yùn)動手表

B:路由器

C:智能電視

D:web服務(wù)器

答案:web服務(wù)器

第二章測試

計(jì)算機(jī)的軟硬件分層模型中，包括1指令系統(tǒng)，2數(shù)字邏輯電路，3操作系統(tǒng)，4MOS管，5應(yīng)用軟件等，從低往上的層次排列順序是（）。

A:24135

B:42135

C:12345

D:24315

答案:42135

以下被公認(rèn)為計(jì)算機(jī)基本體系架構(gòu)的是（）。

A:TI公司的DSP系列

B:馮.諾依曼計(jì)算機(jī)

C:INTEL的X86系列計(jì)算機(jī)

D:STM32系列單片機(jī)

答案:馮.諾依曼計(jì)算機(jī)

計(jì)算機(jī)系統(tǒng)中的軟、硬件在邏輯上具有等效性，提高硬件功能實(shí)現(xiàn)的比例將會（）。

A:降低成本

B:提高執(zhí)行速度

C:增加系統(tǒng)的靈活性.

D:.降低系統(tǒng)的硬件復(fù)雜度

答案:提高執(zhí)行速度

下列屬于計(jì)算機(jī)系統(tǒng)硬件的是（）。

A:操作系統(tǒng)

B:APP

C:編譯工具

D:異常事件處理電路

答案:異常事件處理電路

下列不屬于馮·諾依曼體系結(jié)構(gòu)定義的計(jì)算機(jī)硬件組成部分的是（）。

A:運(yùn)算器

B:控制器

C:輸入設(shè)備

D:Cache

答案:Cache

第三章測試

CPU是計(jì)算機(jī)系統(tǒng)的核心部件，下列部件中肯定不包含在CPU內(nèi)部的部件是（）

A:運(yùn)算器

B:緩存CACHE

C:寄存器

D:主存

答案:主存

寄存器間接尋址方式中，操作數(shù)存放在（）中。

A:數(shù)據(jù)緩沖寄存器MDR

B:主存

C:通用寄存器

D:指令寄存器

答案:主存

微處理器內(nèi)部標(biāo)志寄存器（或稱為程序狀態(tài)寄存器）的主要作用是（）。

A:決定程序是否發(fā)生跳轉(zhuǎn)

B:用于判斷當(dāng)前指令是否正確執(zhí)行

C:決定CPU是否繼續(xù)工作

D:產(chǎn)生影響或控制某些后續(xù)指令所需的標(biāo)志

答案:產(chǎn)生影響或控制某些后續(xù)指令所需的標(biāo)志

在變址尋址方式中，若變址寄存器的內(nèi)容是4E3CH，指令中給出的偏移量為63H,則數(shù)據(jù)的有效地址為4E9FH(只需要填阿拉伯?dāng)?shù)字和大寫字母,共需4位)（）

A:錯(cuò)B:對

答案:對

某時(shí)鐘速率為2.5GHz的流水式處理器執(zhí)行一個(gè)有150萬條指令的程序。流水線有5段，并以每時(shí)鐘周期1條的速率發(fā)射指令。不考量分支指令和亂序執(zhí)行帶來的性能損失。此流水式處理器是吞吐量是2500MIPS？（）

A:錯(cuò)B:對

答案:對

第四章測試

CPU對存儲器完成一次讀操作所需的時(shí)間稱為一個(gè)（）。

A:中斷周期

B:指令周期

C:總線周期

D:時(shí)鐘周期

答案:總線周期

總線上多個(gè)主設(shè)備同時(shí)發(fā)送信息導(dǎo)致的工作異常一般稱為（）。

A:總線沖突

B:總線請求

C:總線握手

D:總線仲裁

答案:總線沖突

將微處理器芯片、內(nèi)存儲器及I/O接口芯片連接起來的總線是（）。

A:片內(nèi)總線

B:外總線

C:系統(tǒng)總線

D:都不對

答案:系統(tǒng)總線

以下總線標(biāo)準(zhǔn)中，不屬于片內(nèi)總線的是（）。

A:PCI

B:AMBA

C:CoreConnect

D:Avalon

答案:PCI

連接CPU內(nèi)各寄存器、控制器及算數(shù)邏輯運(yùn)算單元等部件的總線統(tǒng)稱為（）

A:系統(tǒng)總線

B:片內(nèi)總線

C:控制總線

D:數(shù)據(jù)總線

答案:片內(nèi)總線

第五章測試

計(jì)算機(jī)存儲子系統(tǒng)采用分層體系結(jié)構(gòu)的主要目的是（）。

A:便于解決存儲容量、速度和價(jià)格之間的矛盾

B:便于讀寫數(shù)據(jù)

C:便于減小機(jī)箱體積

D:便于降低功耗

答案:便于解決存儲容量、速度和價(jià)格之間的矛盾

微機(jī)中的Cache存儲器通常采用（）基本存儲單元構(gòu)造。

A:EPROM

B:SRAM

C:E2PROM

D:Flash

答案:SRAM

計(jì)算機(jī)系統(tǒng)中，與主存儲器相比，輔存儲器的特點(diǎn)是（）

A:容量大、速度快、成本高

B:容量小、速度快、成本高

C:容量小、速度快、成本低

D:容量大、速度慢、成本低

答案:容量大、速度慢、成本低

全部使用4片32K*8位的SRAM存儲芯片，可設(shè)計(jì)的存儲器有（）

A:128K*8位

B:64K*16位

C:128K*16位

D:32K*32位

答案:128K*8位

;32K*32位

下列屬于衡量存儲器技術(shù)指標(biāo)的是（）

A:存儲器帶寬

B:存儲容量

C:存取時(shí)間

D:存儲周期

答案:存儲器帶寬

;存儲容量

;存取時(shí)間

;存儲周期

第六章測試

I/O接口按時(shí)序控制方式可分為同步接口和異步接口，這兩類接口的區(qū)別是（）。

A:數(shù)據(jù)傳輸過程中是否需要CPU介入

B:數(shù)據(jù)傳輸過程中是否可使用于仲裁機(jī)制

C:是否存在握手機(jī)制

D:數(shù)據(jù)傳輸是否由統(tǒng)一的時(shí)序信號控制

答案:數(shù)據(jù)傳輸是否由統(tǒng)一的時(shí)序信號控制

直接存儲器訪問（DMA）方式訪問接口的優(yōu)點(diǎn)在于（）。

A:傳輸過程中不需要經(jīng)過系統(tǒng)總線

B:由CPU控制數(shù)據(jù)傳輸?shù)娜^程

C:數(shù)據(jù)傳輸過程中不需要CPU介入

D:需要進(jìn)行數(shù)據(jù)傳輸時(shí)外設(shè)通知CPU開始傳輸

答案:數(shù)據(jù)傳輸過程中不需要CPU介入

CPU根據(jù)（）判斷當(dāng)前中斷產(chǎn)生的原因。

A:中斷向量

B:中斷類型號

C:中斷優(yōu)先級

D:鍵盤輸入

答案:中斷類型號

下列器件中，不屬于外設(shè)的是（）。

A:掃描儀

B:顯示器

C:內(nèi)存

D:打印機(jī)

答案:內(nèi)存

對于需要在外設(shè)與存儲器之間進(jìn)行大批數(shù)據(jù)高速傳輸?shù)那闆r，下列最合適的方式是（）。

A:條件查詢

B:中斷傳輸

C:無條件傳輸

D:DMA傳輸

答案:DMA傳輸

第七章測試

下面（）描述的是ARM的軟件體系。

A:ARM9EJ-S

B:ARM7TDMI

C:ARMv7

D:ARM11

答案:ARMv7

處理器型號ARM7TDMI中的M代表（）

A:支持增強(qiáng)乘法器

B:支持16位的Thumb指令集

C:支持內(nèi)嵌ICE邏輯

D:支持調(diào)試擴(kuò)展

答案:支持增強(qiáng)乘法器

基于ARM體系的系統(tǒng)上電復(fù)位后，會進(jìn)入以下哪種處理器模式（）

A:supervisor

B:reset

C:undefined

D:system

答案:supervisor

ARM處理器的7種運(yùn)行模式中，不屬于異常模式的是（）

A:未定義模式

B:中止模式

C:用戶模式

D:快速中斷模式

答案:用戶模式

微處理器的指令集架構(gòu)可以被劃分成多種類型，ARM指令集架構(gòu)主要屬于其中的（

）

A:單指令多數(shù)據(jù)指令集（SIMD）

B:復(fù)雜指令集（ComplexInstru