計(jì)算機(jī)組成原理答案高教版

什么是總線？總線傳輸有何特點(diǎn)？為了減輕總線負(fù)載，總線上的部件應(yīng)具備什么特點(diǎn)？總線:是多個(gè)部件共享的傳輸部件?？偩€傳輸?shù)奶攸c(diǎn)：某一時(shí)刻只能有一路信息在總線上傳輸，即分時(shí)使用。為了減輕總線負(fù)載，總線上的部件應(yīng)通過三態(tài)驅(qū)動(dòng)緩沖電路與總線連通，由三態(tài)門的控制端控制什么時(shí)刻由哪個(gè)寄存器輸出。當(dāng)控制端無效時(shí)，寄存器和總線之間呈高阻狀態(tài)。講評(píng)：

圍繞“為減輕總線負(fù)載”的幾種說法：應(yīng)對(duì)設(shè)備按速率進(jìn)行分類，各類設(shè)備掛在與自身速率相匹配的總線上;應(yīng)采用多總線結(jié)構(gòu)；總線上只連接計(jì)算機(jī)的五大部件；總線上的部件應(yīng)為低功耗部件。上述措施都無法從根上（工程上）解決問題，且增加了許多不必要（或不可能）的限制?？偩€上的部件應(yīng)具備機(jī)械特性、電器特性、功能特性、時(shí)間特性這是不言而喻的。11/9/202312.總線如何分類？什么是系統(tǒng)總線？系統(tǒng)總線又分為幾類，它們各有何作用，是單向的，還是雙向的，它們與機(jī)器字長(zhǎng)、存儲(chǔ)字長(zhǎng)、存儲(chǔ)單元有何關(guān)系？①分類：按數(shù)據(jù)傳輸方式，可分為并行傳輸總線和串行傳輸總線。按使用范圍，可分為計(jì)算機(jī)總線，控制總線，網(wǎng)絡(luò)通信總線。按連接部件，可分為片內(nèi)總線，系統(tǒng)總線，通信總線。②系統(tǒng)總線指CPU，主存，I/O各大部件之間的信息傳輸線，按系統(tǒng)總線傳輸信息的不同，分為數(shù)據(jù)總線，地址總線，控制總線。數(shù)據(jù)總線：用來傳輸各功能部件之間的數(shù)據(jù)信息，是雙向傳輸總線，其位數(shù)與機(jī)器字長(zhǎng)，存儲(chǔ)字長(zhǎng)有關(guān)，一般為8位，16位或32位。地址總線：用來指出數(shù)據(jù)總線上的源數(shù)據(jù)或目的數(shù)據(jù)在貯存單元的地址，是單向傳輸?shù)?，其位?shù)與存儲(chǔ)單元的個(gè)數(shù)有關(guān)（幾次冪的關(guān)系）控制總線：用來發(fā)出各種控制信號(hào)的，對(duì)任意控制線，是單向的；對(duì)與機(jī)器字長(zhǎng)，存儲(chǔ)字長(zhǎng)，存儲(chǔ)單元無關(guān)系。11/9/202323.常用的總線結(jié)構(gòu)有幾種？不同的總線結(jié)構(gòu)對(duì)計(jì)算機(jī)的性能有什么影響？舉例說明。常用的總線結(jié)構(gòu)有單總線結(jié)構(gòu)，雙總線結(jié)構(gòu)，三總線結(jié)構(gòu)，四總線結(jié)構(gòu)。①單總線結(jié)構(gòu)：將CPU，主存，I/O設(shè)備都掛在一組總線上，允許I/O之間或I/O與主存之間直接交換信息。因?yàn)樗械膫魉投纪ㄟ^這組共享總線，極易形成計(jì)算機(jī)系統(tǒng)的瓶頸，不允許兩個(gè)以上部件在同一時(shí)刻向總線傳輸信息，必然會(huì)影響系統(tǒng)工作效率的提高.②雙總線結(jié)構(gòu)：雙總線結(jié)構(gòu)的特點(diǎn)是將速度較低的設(shè)備從總線上分離出來，形成主存總線與I/O總線分開的結(jié)構(gòu)，見課本圖3.5。其中通道是一個(gè)具有特殊功能的處理器，CPU將一部分功能下放給通道，使其對(duì)I/O設(shè)備具有統(tǒng)一管理的功能，系統(tǒng)的吞吐能力可以相當(dāng)大。如果將不同速率的I/O設(shè)進(jìn)行分類，然后將它們連接在不同的通道上，將成為總線結(jié)構(gòu)。③三總線結(jié)構(gòu)：圖3.6：主存總線用于CPU與主存間的傳輸；I/O總線供CPU與各類I/O之間傳遞信息，DMA總線用于高速外設(shè)（磁盤，磁帶等）與主存之間直接交換信息。圖3.7:處理器于高速緩沖存儲(chǔ)器Cache之間怎叫一條局部總線，Cache可以通過系統(tǒng)總線與主存?zhèn)鬏斝畔?，I/O與主存之間也不必通過CPU。還有一條擴(kuò)展總線，可以支持相當(dāng)多的I/O設(shè)備。④四總線結(jié)構(gòu)（見圖3.8）在三總線基礎(chǔ)上，增加一條與計(jì)算機(jī)系統(tǒng)機(jī)密相連的高速總線，這種結(jié)構(gòu)對(duì)高速設(shè)備而言，其自身的工作可以很少依賴處理器，同時(shí)他們又比擴(kuò)展總線上的設(shè)備更貼近處理器。11/9/202334.為什么要設(shè)置總線判優(yōu)控制？常見的集中式總線控制有幾種？各有何特點(diǎn)？哪種方式響應(yīng)時(shí)間最快？哪種方式對(duì)電路故障最敏感？

解：

總線判優(yōu)控制解決多個(gè)部件同時(shí)申請(qǐng)總線時(shí)的使用權(quán)分配問題；

常見的集中式總線控制有三種：鏈?zhǔn)讲樵兎绞剑褐恍?根總線請(qǐng)求線（BR），1根總線忙線（BS）和1根總線同意線（BG）。BG線像鏈條一樣，串連所有的設(shè)備，設(shè)備的優(yōu)先級(jí)是固定的，結(jié)構(gòu)簡(jiǎn)單，容易擴(kuò)充設(shè)備，但對(duì)電路故障十分敏感，一旦第i個(gè)設(shè)備的接口電路有故障，則第i個(gè)設(shè)備以后的設(shè)備都不能進(jìn)行工作。計(jì)數(shù)器定時(shí)查詢方式：總線請(qǐng)求（BR）和忙（BS）線是各設(shè)備共用的，但還需log2N（N為設(shè)備數(shù)）根設(shè)備地址線實(shí)現(xiàn)查詢。設(shè)備的優(yōu)先級(jí)可以不固定，控制比鏈?zhǔn)讲樵儚?fù)雜，電路故障不如鏈?zhǔn)讲樵兎绞矫舾?。?dú)立請(qǐng)求方式：控制線數(shù)量多，N個(gè)設(shè)備共有N根總線請(qǐng)求線和N根總線同意線。總線仲裁線路更復(fù)雜，但響應(yīng)時(shí)間快，且設(shè)備優(yōu)先級(jí)的次序控制靈活，可以預(yù)先固定，也可通過程序來改變優(yōu)先次序，還可在必要時(shí)屏蔽某些設(shè)備的請(qǐng)求。11/9/202345.解釋下列概念：總線寬度、總線帶寬、總線復(fù)用、總線的主設(shè)備（或主模塊）、總線的從設(shè)備（或從模塊）、總線的傳輸周期和總線的通信控制。

解：

總線寬度——總線一次能夠同時(shí)傳輸?shù)亩M(jìn)制數(shù)據(jù)位數(shù)；總線帶寬——總線每秒鐘能夠傳送的二進(jìn)制位數(shù)（或字節(jié)數(shù)）；總線復(fù)用——一根信號(hào)線上分時(shí)傳送兩種信號(hào)；總線的主設(shè)備（主模塊）——指一次總線傳輸期間，擁有總線控制權(quán)的設(shè)備（模塊）；

總線的從設(shè)備（從模塊）——指一次總線傳輸期間，配合主設(shè)備完成傳輸?shù)脑O(shè)備（模塊），它只能被動(dòng)接受主設(shè)備發(fā)來的命令；

總線的傳輸周期——總線完成一次完整而可靠的傳輸所需時(shí)間；

總線的通信控制——指總線傳送過程中雙方的時(shí)間配合方式。11/9/202356.試比較同步通信和異步通信。

解：同步通信——由統(tǒng)一時(shí)鐘控制的通信，控制方式簡(jiǎn)單，靈活性差，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，總線工作效率明顯下降。適合于速度差別不大的場(chǎng)合；異步通信——不由統(tǒng)一時(shí)鐘控制的通信，部件間采用應(yīng)答方式進(jìn)行聯(lián)系，控制方式較同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，有利于提高總線工作效率11/9/202367.畫圖說明異步通信中請(qǐng)求與回答有哪幾種互鎖關(guān)系。11/9/202378.為什么說半同步通信同時(shí)保留了同步通信和異步通信的特點(diǎn)？

解：

半同步通信既能像同步通信那樣由統(tǒng)一時(shí)鐘控制，又能像異步通信那樣允許傳輸時(shí)間不一致，因此工作效率介于兩者之間。

11/9/202389.分離式通訊有何特點(diǎn)，主要用于什么系統(tǒng)？答：分離式通訊的特點(diǎn)是：（1）各模塊欲占用總線使用權(quán)都必須提出申請(qǐng)；（2）在得到總線使用權(quán)后，主模塊在先定的時(shí)間內(nèi)向?qū)Ψ絺魉托畔ⅲ捎猛椒绞絺魉?，不再等待?duì)方的回答信號(hào)；（3）各模塊在準(zhǔn)備數(shù)據(jù)的過程中都不占用總線，使總線可接受其它模塊的請(qǐng)求；（4）總線被占用時(shí)都在做有效工作，或者通過它發(fā)送命令，或者通過它傳送數(shù)據(jù)，不存在空閑等待時(shí)間，充分利用了總線的占用，從而實(shí)現(xiàn)了總線在多個(gè)主、從模塊間進(jìn)行信息交叉重疊并行傳送。分離式通訊主要用于大型計(jì)算機(jī)系統(tǒng)。11/9/2023910.什么是總線標(biāo)準(zhǔn)？為什么要設(shè)置總線標(biāo)準(zhǔn)？你知道目前流行的總線標(biāo)準(zhǔn)有哪些？什么叫即插即用？哪些總線有這一特點(diǎn)？

解：

總線標(biāo)準(zhǔn)：系統(tǒng)與各模塊、模塊與模塊之間的一個(gè)互連的標(biāo)準(zhǔn)界面?？偩€標(biāo)準(zhǔn)的設(shè)置主要解決不同廠家各類模塊化產(chǎn)品的兼容問題；

目前流行的總線標(biāo)準(zhǔn)有：ISA、EISA、PCI等；

plugandplay——即插即用，無需特殊配置，直接使用，EISA、PCI等具有此功能。11/9/20231011.畫一個(gè)具有雙向傳送功能的總線邏輯框圖。解：在總線的兩端分別配置三態(tài)門，就可使總線具有雙向傳送功能，如圖所示。11/9/20231112.在數(shù)據(jù)總線上接有A、B、C、D四個(gè)寄存器，畫出滿足下列要求的電路框圖：（1）在同一時(shí)間實(shí)現(xiàn)D→A，D→B，D→C寄存器間的傳送。解：圖中T控制三態(tài)門打開，將D寄存器中的內(nèi)容送至總線，并由m脈沖同時(shí)打入到A、B、C寄存器中。T和m的時(shí)間關(guān)系如圖中所示。11/9/202312（2）要求T0時(shí)刻完成D→總線T1時(shí)刻完成總線→AT2時(shí)刻完成A→總線T3時(shí)刻完成總線→B解：三態(tài)門1受T0＋T1控制，以確保T0時(shí)刻D→總線，以及T1時(shí)刻總線→接收門1→A。三態(tài)門2受T2＋T3控制，以確保T2時(shí)刻A→總線，以及T3時(shí)刻總線→接收門2→B。11/9/20231313.什么是總線的數(shù)據(jù)傳輸率，它與哪些因素有關(guān)？答：總線數(shù)據(jù)傳輸率即總線帶寬，指單位時(shí)間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)，通常用每秒傳輸信息的字節(jié)數(shù)來衡量。它與總線寬度和總線頻率有關(guān)，總線寬度越寬，頻率越快，數(shù)據(jù)傳輸率越高。11/9/2023143.14假設(shè)總線的時(shí)鐘頻率為8MHz，且一個(gè)總線時(shí)鐘周期為一個(gè)總線傳輸周期。若在一個(gè)總線傳輸周期可并行傳送2個(gè)字節(jié)的數(shù)據(jù)，求該總線的帶寬，并分析哪些因素影響總線的帶寬。解：總線的帶寬是指單位時(shí)間內(nèi)總線上可傳輸?shù)臄?shù)據(jù)位數(shù)，通常用每秒傳送信息的字節(jié)數(shù)來衡量，單位可用字節(jié)/秒（Bps）表示。由時(shí)鐘頻率f=8MHz，可得時(shí)鐘周期T=1/f，根據(jù)題目假設(shè)的條件，一個(gè)總線傳輸周期為一個(gè)時(shí)鐘周期，且在一個(gè)總線傳輸周期傳輸2個(gè)字節(jié)數(shù)據(jù)，故總線帶寬為：2B/T=2B×f=2B×8×106/s=16MBps影響總線帶寬的因素有：總線寬度、傳輸距離、總線發(fā)送和接收電路工作頻率的限制以及數(shù)據(jù)傳輸形式等。11/9/2023153.15在一個(gè)32位的總線系統(tǒng)中，總線的時(shí)鐘頻率為66MHz，假設(shè)總線最短傳輸周期為4個(gè)時(shí)鐘周期，試求總線的最大數(shù)據(jù)傳輸率。若想提高數(shù)據(jù)傳輸率，可采取什么措施？解：最大數(shù)據(jù)傳輸率為：（66MHz/4）×（32/8）=66MBps若想提高數(shù)據(jù)傳輸率，可以提高總線時(shí)鐘頻率、增大總線寬度或者減少總線傳輸周期包含的時(shí)鐘周期個(gè)數(shù)。11/9/2023163.16在異步串行傳輸系統(tǒng)中，若字符格式為：1位起始位，8位數(shù)據(jù)位，1位校驗(yàn)位，2位終止位，假設(shè)要求每秒傳送120個(gè)字符，求這時(shí)的波特率和比特率。解：根據(jù)題目給出的字符格式，有效數(shù)據(jù)位為8位，而傳送一個(gè)字符需1+8+1+2=12位，故波特率為：120×12=1440bps比特率為：1440×（8/12）=960bps11/9/202317什么是總線的負(fù)載能力？解：總線的負(fù)載能力即驅(qū)動(dòng)能力，是指當(dāng)總線接上負(fù)載后，總線輸入輸出的邏輯電平是否能保持在正常的額定范圍內(nèi)。例如，PC總線的輸出信號(hào)為低電平時(shí)，要吸入電流，這時(shí)的負(fù)載能力即指當(dāng)它吸收電流時(shí)，仍能保持額定的邏輯低電平?？偩€輸出為高電平時(shí)，要輸出電流，這時(shí)的負(fù)載能力是指當(dāng)它向負(fù)載輸出電流時(shí)，仍能保持額定的邏輯高電平。由于不同的電路對(duì)總線的負(fù)載是不同的，即使同一電路板在不同的工作頻率下，總線的負(fù)載也是不同的，因此，總線負(fù)載能力的指標(biāo)不是太嚴(yán)格的。通常用可連接擴(kuò)增電路板數(shù)來反映總線的負(fù)載能力。11/9/202318CPU片內(nèi)總線，為了減輕總線負(fù)載且避免多個(gè)部件同時(shí)占用總線，總線上的部件應(yīng)具備什么特點(diǎn)？解：在每個(gè)需要將信息送至總線的寄存器輸出端接三態(tài)門，由三態(tài)門的控制端控制什么時(shí)刻由哪個(gè)寄存器輸出。當(dāng)控制端無效時(shí)，寄存器和總線之間呈高阻狀態(tài)。11/9/202319下列選項(xiàng)中的英文縮寫均為總線標(biāo)準(zhǔn)的是（）A：PCI、CRT、USB、EISA

B：ISA、CPI、VESA、E