電子信息技術(shù)與科學(xué)-基于eda技術(shù)的數(shù)字時鐘仿真設(shè)計

]。（1）直觀的圖形界面整個界面如電子工作臺，繪制電路仿真測試儀器，描畫必要的組件需要的電路模擬測試設(shè)備，用鼠標(biāo)連接，能直接在畫面上顯示。軟件設(shè)備的控制面板和操作模式和實(shí)際的一樣。可以在實(shí)際設(shè)備上看到的測量數(shù)據(jù)、波形、特性曲線。（2）豐富的元器件它提供了來自世界領(lǐng)先的零部件供應(yīng)商的17,000多種零部件，并且可以輕松地編輯和修改零部件的各種參數(shù)。它可以使用模型生成器和代碼模式創(chuàng)建模型的功能來創(chuàng)建自己的組件。（3）強(qiáng)大的仿真能力以SPICE3F5和Xspice的內(nèi)核作為仿真的引擎，通過Electronicworkbench帶有的增強(qiáng)設(shè)計功能將數(shù)字和混合模式的仿真性能進(jìn)行優(yōu)化。包括SPICE仿真、RF仿真、MCU仿真、VHDL仿真、電路向?qū)У裙δ堋?.3方案論證本方案設(shè)計了一個“數(shù)字電子時鐘控制電路”。考慮到“數(shù)字電子時鐘控制電路”作為數(shù)字電子技術(shù)課程的基礎(chǔ)實(shí)踐，遂對該設(shè)計進(jìn)行分析后考慮選取片選如下：四位十進(jìn)制計數(shù)器74LS160，二輸入與非門74LS00,二輸入正與門74LS08，二輸入正或門74LS32，非門74LS04，四輸入與或門74LS20，74LS85以及電阻、開關(guān)、蜂鳴器等。該設(shè)計方案主要通過74LS160以及該片選的級聯(lián)構(gòu)成所需要的進(jìn)制計數(shù)器并通過各型邏輯門芯片向其他位產(chǎn)生進(jìn)位信號，構(gòu)成數(shù)字時鐘的基本功能，通過74LS85進(jìn)行比較完成鬧鈴設(shè)定功能。數(shù)字時鐘電路主要由時、分、秒三部分組成，秒時鐘電路主要由秒脈沖信號發(fā)生器、計數(shù)器、譯碼器、數(shù)碼管組成，秒計數(shù)周期60s。同樣分時鐘電路由計數(shù)器、譯碼器、數(shù)碼管組成，計數(shù)周期為60m，與秒時鐘電路不同的是脈沖信號由秒時鐘電路提供。時時鐘電路采用同樣的設(shè)計，計數(shù)周期為24h。

3系統(tǒng)設(shè)計3.1系統(tǒng)設(shè)計本文對該電路控制系統(tǒng)進(jìn)行一系列設(shè)計，現(xiàn)說明如下。3.1.1結(jié)構(gòu)框圖及說明圖3.1數(shù)字電子鐘框圖說明：數(shù)字電子鐘實(shí)際上是一個對標(biāo)準(zhǔn)頻率（1HZ）進(jìn)行計數(shù)的計數(shù)電路。由于初始計數(shù)時間與標(biāo)準(zhǔn)時間（例如北京時間）不一致，因此有必要在電路上添加校準(zhǔn)電路。同時，標(biāo)準(zhǔn)的1HZ時間信號必須準(zhǔn)確且穩(wěn)定。通常，使用555定時器來產(chǎn)生脈沖，從而獲得數(shù)字電子時鐘的功能結(jié)構(gòu)框圖，如圖3.1所示。3.1.2系統(tǒng)原理圖及工作原理圖3.2數(shù)字電子鐘執(zhí)行原理流程圖根據(jù)每個單元電路的設(shè)計，由555定時電路，十進(jìn)制秒，計數(shù)器和24進(jìn)制組成的多諧振蕩器，校對，開關(guān)控制電路，解碼和顯示電路，由小時組成的報警電路和比較器電路，用于綜合調(diào)試得到總體設(shè)計的數(shù)字電子時鐘控制電路原理圖。圖3.3總電路圖3.2單元電路設(shè)計3.2.1數(shù)字時鐘秒脈沖信號的設(shè)計振蕩器可以由晶體振蕩器組成，也可以由555和RC組成的多諧振蕩器組成。555定時器的功能是生成標(biāo)準(zhǔn)的第二脈沖信號并提供功能擴(kuò)展電路所需的信號。由555定時器構(gòu)成的1Hz秒時鐘信號發(fā)生器。下面的電路圖產(chǎn)生1Hz的脈沖信號作為總電路的初輸入時鐘脈沖。由555定時器得到1Hz的脈沖，功能主要是產(chǎn)生標(biāo)準(zhǔn)秒脈沖信號和提供功能擴(kuò)展電路所需要的信號。圖3.4時鐘秒脈沖信號電路利用555多諧振蕩器，優(yōu)點(diǎn)：555內(nèi)部的比較器靈敏度較高，而且采用差分電路形式，它的振蕩頻率受電源電壓和溫度變化的影響很小。缺點(diǎn)：要精確輸出1Hz脈沖，對電容和電阻的數(shù)值精度要求很高，所以輸出脈沖既不夠準(zhǔn)確也不夠穩(wěn)定.3.2.2器件分析74LS160分析在數(shù)字時鐘的控制電路中，分鐘和秒的控制是相同的，由十進(jìn)制計數(shù)器和六個十六進(jìn)制計數(shù)器串聯(lián)而成，而我在電路設(shè)計中采用的是統(tǒng)一的設(shè)備LS160d反饋負(fù)載方法來實(shí)現(xiàn)十進(jìn)制和十六進(jìn)制的功能，根據(jù)結(jié)構(gòu)，輸出到74LS160d0110（十進(jìn)制為6），使用一個與非門74LS00導(dǎo)致CLR為0，從而實(shí)現(xiàn)六個十六進(jìn)制計數(shù)。由兩片十進(jìn)制同步加法計數(shù)器74LS160級聯(lián)產(chǎn)生，采用的是異步清零法。表3.174LS160真值表CLRLOADENPENTCLKABCDQAQBQCQD0XXXXXXXX000010XX↑XXXXABCD1111↑XXXX計數(shù)圖3.574LS160引腳圖同樣，在輸出端的1001（十進(jìn)制為9）用一個與非門74LS00引到Load端便可置0，這樣就實(shí)現(xiàn)了十進(jìn)制計數(shù)。在分和秒的進(jìn)位時，用秒計數(shù)器的Load端接分計數(shù)器的CLK控制時鐘脈沖，脈沖在上升沿來時計數(shù)器開始計數(shù)。時計數(shù)器可由兩個十進(jìn)制計數(shù)器串接并通過反饋接成二十四制計數(shù)器。由計數(shù)器得到的4位二進(jìn)制碼的必須通過譯碼后轉(zhuǎn)為人們習(xí)慣的數(shù)字顯示。如12：54：30的二進(jìn)制碼為00010010：01010100：00110000。秒信號經(jīng)秒計數(shù)器、分計數(shù)器、時計數(shù)器之后，分別得到“秒”個位、十位、“分”個位、十位以及“時”個位、十位的計時輸出信號，然后送至顯示電路，以便實(shí)現(xiàn)用數(shù)字顯示時、分、秒的要求?！懊搿焙汀胺帧庇嫈?shù)器應(yīng)為六十進(jìn)制，而“時”計數(shù)器應(yīng)為二十四進(jìn)制。采用10進(jìn)制計數(shù)器74LS160來實(shí)現(xiàn)時間計數(shù)單元的計數(shù)功能。3.2.3計數(shù)器設(shè)計六十進(jìn)制計數(shù)器對于74LS160計數(shù)，如圖所示，秒計數(shù)電路由U1和U2倆部分組成。時計數(shù)電路由U3和U4兩部分組成。其次，當(dāng)電路是十六進(jìn)制計數(shù)器時，U2的單位是74LS160十進(jìn)制計數(shù)器，當(dāng)QDQCQBQA變?yōu)?010時，零端子設(shè)置為0，計數(shù)器的輸出設(shè)置為零，從0000開始，依此類推。十位計數(shù)單元U1為6進(jìn)制，當(dāng)QDQCQBQA變成0110時，通過與非門把它的清零端置0，計數(shù)器的輸出被置零，跳過0110到1001的狀態(tài)，又從0000開始，如此就是60進(jìn)制。用1HZ的脈沖控制U1的計數(shù)，用U1的進(jìn)位端QCC取非門控制U2的計數(shù)，保證U1的QDQCQBQA從1001跳變到0000時，提供給U2一個上升沿脈沖，實(shí)現(xiàn)U2的六進(jìn)制計數(shù)。圖3.6六十進(jìn)制計數(shù)器二十四進(jìn)制計數(shù)器時計時電路與分、秒計時電路相比，首先就是觸發(fā)信號來源于分計時電路的進(jìn)位，其計時范圍為0-23。故在前面的基礎(chǔ)上只需修改及時范圍即可。如圖所示，時計數(shù)電路由U3和U4倆部分組成。當(dāng)時個位U4計數(shù)為4，U3計數(shù)為2時，兩片74LS160復(fù)零,從而構(gòu)成24進(jìn)制計數(shù)。圖3.7二十四進(jìn)制計數(shù)器3.2.4計時電路設(shè)計秒、分計時電路的設(shè)計秒、分計時電路計數(shù)周期為60s，觸發(fā)信號由秒脈沖信號發(fā)生器提供，當(dāng)計數(shù)值為59時，下一次觸發(fā)信號輸入時，向前進(jìn)位并對計數(shù)值清零同時開始進(jìn)入下一個計數(shù)周期。使用六十進(jìn)制計數(shù)器組成秒、分計時電路的設(shè)計。同時用秒計時電路進(jìn)位端向分計時電路輸入進(jìn)位脈沖，組成一個60×60=3600的秒、分計時電路。圖3.8秒、分計時電路設(shè)計時計時電路的設(shè)計在數(shù)字電子時鐘中，時計時時鐘周期都為24h，當(dāng)觸發(fā)信號輸入時，計數(shù)器計數(shù)1，累計到23后，下一秒開始清零并向前進(jìn)位，當(dāng)計數(shù)值達(dá)到23時，下一個觸發(fā)信號輸入時，計數(shù)器清零同時開始進(jìn)入下一個計數(shù)周期。時計時電路電路設(shè)計原理圖如下圖3.9時計時電路3.2.5數(shù)字時鐘電路設(shè)計數(shù)字時鐘系統(tǒng)的組成利用上面的六十進(jìn)制和二十四進(jìn)制遞增計數(shù)器子電路構(gòu)成的數(shù)字鐘系統(tǒng)如圖所示圖3.10數(shù)字鐘電路系統(tǒng)以上電路可完成計時周期為24h，可以準(zhǔn)確計時，具有“時”（00-23）“分”（00-59）“秒”（00-59）數(shù)字顯示。3.2.6校時電路數(shù)字時鐘應(yīng)具有二次校正和正時校正功能。因此，應(yīng)截斷第二個單位比特，分鐘單位比特和時間單位比特的直接計數(shù)路徑，并應(yīng)采用可以在任何時間切換正常定時信號和校正信號的電路進(jìn)行訪問。校正信號可直接取自信號發(fā)生器產(chǎn)生的信號；輸出端則與分或時個位計時輸入端相連。開關(guān)采用PB-NO系列代替校正按鈕，當(dāng)其處于斷開狀態(tài)時，正常輸入信號可以順利通過，故校時電路處于正常計時狀態(tài)；按下開關(guān)時，信號通過，校時電路處于校時狀態(tài)。校時電路采用開關(guān)控制時、分、秒計數(shù)器的時鐘信號為校時脈沖以完成校時。如圖，當(dāng)開關(guān)A,BC斷開時，電路進(jìn)行正常的計時工作；按下A、B、C，就也可以手動校準(zhǔn)時、分和秒時間，每次按下開關(guān)一次，只改變一個數(shù)。其中A是校時開關(guān),B是較分開關(guān)，C是校秒開關(guān)，按下時，將秒計時器直接置0?？紤]到開關(guān)電路中到59秒及開始向前進(jìn)位，故添加反向器，從而實(shí)現(xiàn)開關(guān)校時電路圖3.11校時電路將開關(guān)校時加入到時鐘電路中，時鐘出現(xiàn)誤差時，需校準(zhǔn)。當(dāng)數(shù)字鐘接通電源或者計時出現(xiàn)誤差時，需要校正時間。校時是數(shù)字鐘應(yīng)具備的基本功能。對校時電路的要求是，在小時校正時不影響分和秒的正常計數(shù)；在分校正時不影響秒和小時的正常計數(shù)。校時方式有快校時和慢校時兩種，快校時是，通過開關(guān)控制，使計數(shù)器對1Hz的校時脈沖計數(shù)。慢校時是用手動產(chǎn)生單脈沖作校時脈沖下圖所示為校時電路、校分電路和校秒電路。其中A是校時用的開關(guān)，B是校分用的控制開關(guān)，C為校秒用的控制開關(guān)，它們的控制功能下表所示。校時脈沖采用分頻器輸出的1Hz脈沖，當(dāng)或AB分別為0時可進(jìn)行快校時。如果校時脈沖由單脈沖產(chǎn)生器提供，則可以進(jìn)行慢校時。Multisim14.0仿真軟件校準(zhǔn)的具體設(shè)計方法如下：開關(guān)計數(shù)功能和帶無鉛開關(guān)的校準(zhǔn)功能，另一端連接到計數(shù)器的脈沖輸入端。當(dāng)按下所連接的函數(shù)發(fā)生器端的開關(guān)時，可以實(shí)現(xiàn)校準(zhǔn)，并且將計數(shù)器的進(jìn)位端置于定時。不校正時間時開關(guān)都處于彈開狀態(tài)。圖3.12開關(guān)校時電路2.3.7整點(diǎn)報時電路應(yīng)在整點(diǎn)前10秒鐘內(nèi)開始整點(diǎn)報時，即當(dāng)時間在59分50秒到59分59秒期間時，報時電路報時控制信號。當(dāng)時間在59分50秒到59分59秒期間時，分十位、分個位和秒十位均保持不變，分別為5、9和5，因此可將分計數(shù)器十位的Qc和Qa、個位的Qd和Qa及秒計數(shù)器十位的Qc和Qa相與，從而產(chǎn)生報時控制信號。報時電路可選74LS00、20、32、04、10組合來構(gòu)成。整點(diǎn)報時的功能要求時，每當(dāng)數(shù)字鐘計時快到整點(diǎn)時發(fā)出聲響。由原理可知當(dāng)分鐘計數(shù)到一個周期向前進(jìn)位時，蜂鳴器開始工作。圖3.13整點(diǎn)報時電路2.3.8鬧鐘電路利用上邊的二十四進(jìn)制和六十進(jìn)制的計數(shù)器作為信息的比較源之一，另外利用四片數(shù)值比較器74LS85對小時的個位和十位以及分鐘的個位和十位進(jìn)行比較，如果與設(shè)定的時間一樣，則產(chǎn)生輸出信號，利用7440和7404組成的電路驅(qū)動蜂鳴器的鳴叫，鳴叫的時間是一分鐘，從**：**：00到**：**：59。假設(shè)：要求上午7時59分發(fā)出鬧時信號，持續(xù)時間為1分鐘。7分59分對應(yīng)數(shù)字鐘的時個位計數(shù)器的狀態(tài)為（Q3Q2Q1Q0）HI=0111，分十位計數(shù)器的狀態(tài)為（Q3Q2Q1Q0）M2=0101,分個位計數(shù)器的狀態(tài)為（Q3Q2Q1Q0）M1=1001。若將上述計數(shù)器輸出為“1”的所有輸出端經(jīng)過與門電路去控制音響電路，可以使音響電路正好在7點(diǎn)59分響，持續(xù)1分鐘后（8點(diǎn)）停響。所以鬧時控制信號z的表達(dá)式為Z=(Q2Q1Q0)HI*(Q2Q0)M2*(Q3Q0)M1*M,其中M為上午的信號輸出，要求M=1。用與非門實(shí)現(xiàn)可將Z進(jìn)行變換，即Z=其邏輯電路如圖，74LS20為4輸入二與非門，74LS03為集成電路開路（OC門）的2輸入四與非門，因OC門的輸出端可以進(jìn)行“線與”，使用時在它們的輸出端與電源+5V端之間應(yīng)接一電阻RL=3.3Ω。由圖可知在上午7點(diǎn)59分時，音響電路的晶體管導(dǎo)通，則揚(yáng)聲器發(fā)出1KHz的聲音。持續(xù)1分鐘到8點(diǎn)整，晶體管因輸入端為0而截止，電路停鬧。指定的時刻發(fā)出信號，或驅(qū)動音響電路“鬧時”；或?qū)δ逞b置的電源進(jìn)行接通或斷開“控制”。不管時鬧時還是控制，都要求時間準(zhǔn)確，即信號的開始時刻與持續(xù)時間必須滿足規(guī)定的要求。圖3.14鬧鐘控制電路采用開關(guān)的形式控制74LS85的定時輸入與時鐘時間比較，當(dāng)比較數(shù)值一致時產(chǎn)生輸出信號1，蜂鳴器工作，工作時長為1分鐘。如圖所示，采用開關(guān)控制方便用戶對鬧鐘時間的設(shè)定圖3.15鬧鐘設(shè)定控制電路

4仿真分析基于Multisim14的數(shù)字電子鐘的設(shè)計實(shí)現(xiàn)了基本的時鐘以及對時鐘的校準(zhǔn)、定時鬧鐘，整點(diǎn)報時，各個子電路的設(shè)計如第三部分子電路設(shè)計的結(jié)構(gòu)電路一樣，將各個部分連接在一起的整機(jī)連調(diào)的電路圖在multisim14.0平臺上進(jìn)行仿真。Multisim14.0是用于電路原理設(shè)計和電路功能測試的虛擬仿真軟件。它的組件庫提供了數(shù)千個用于實(shí)驗(yàn)選擇的電路組件，它還可以創(chuàng)建或擴(kuò)展現(xiàn)有的組件庫。有超強(qiáng)板級的模擬/數(shù)字電路板的設(shè)計工作。它包含了電路原理圖的圖形輸入、電路硬件描述語言輸入方式，具有豐富的仿真分析能力。Multisim14.0軟件進(jìn)行設(shè)計仿真分析的基本步驟為:設(shè)計創(chuàng)建仿真電路、原理圖電路圖、選項(xiàng)的設(shè)置、使用仿真儀器、設(shè)定仿真分析方法，啟動Multisim14.0仿真。仿真分析開始前可雙擊儀器圖標(biāo)打開儀器面板。準(zhǔn)備觀察被測試波形。按下程序窗口右上角的啟動／停止開關(guān)狀態(tài)為1，仿真分析開始。若再次按下，啟動／停止升關(guān)狀態(tài)為0，仿真分析停止。電路啟動后，需要調(diào)整示波器的時基和通道控制，使波形顯示正常。在Multisim14.0軟件中，根據(jù)數(shù)字鐘的總電路圖，設(shè)置函數(shù)發(fā)生器的頻率為1Hz，把A開關(guān)和B開關(guān)都接到與非門的那端，再運(yùn)行就可以讓數(shù)字鐘自行計數(shù)了。如果運(yùn)行的太慢可以適當(dāng)調(diào)節(jié)函數(shù)發(fā)生器的頻率。如果把A開關(guān)接到函數(shù)發(fā)生器上，就是對小時進(jìn)行校正，如果把B開關(guān)接到函數(shù)發(fā)生器上那就是對分進(jìn)行校正。小時的計數(shù)是從01到12，不是從00到11，但在校正小時位時初始狀態(tài)仍為00。振蕩器的仿真可以直接運(yùn)行，然后用示波器觀察現(xiàn)象便可。直流穩(wěn)壓電源的仿真中可以看到用萬用表測量出關(guān)鍵點(diǎn)的電壓5.123V。示波器A通道和B通道分別用于顯示經(jīng)過整流和濾波后的電壓UI的波形以及穩(wěn)定的輸出電壓UO的波形。從示波器顯示窗口可以看到，上面的鋸齒波曲線是UI波形，下面的線是UO波形。如果以上設(shè)計的電路無法通過仿真分析滿足設(shè)計要求，則可以逐步改變組件參數(shù)或更改組件模型以使設(shè)計符合要求，最終確定組件參數(shù)。并可對更改的電路立即進(jìn)行仿真分析，觀察虛擬結(jié)果是否滿足設(shè)計要求。4.1時鐘顯示4.1.1時鐘顯示完整的00:00:00圖4.1仿真14.1.2時鐘完整顯示01:00:00圖4.2仿真24.1.3時鐘完整顯示23:59:59圖4.3仿真34.1.4仿真開關(guān)校準(zhǔn)“秒”電路圖4.4仿真44.1.5仿真開關(guān)校準(zhǔn)“分”電路圖4.5仿真54.1.6仿真開關(guān)校準(zhǔn)“時”電路圖4.6仿真64.2整點(diǎn)報時當(dāng)時鐘跳變到07:59:50時，整點(diǎn)報時控制電路蜂鳴器接通，整個過程持續(xù)10秒，至07:59:59時停止。圖4.7報時開始圖4.8報時結(jié)束4.3鬧鐘電路當(dāng)時鐘跳變到7:59:00時，鬧鐘控制電路蜂鳴器接通，模擬鬧鐘響鈴，整個過程持續(xù)1分鐘，至8:00:00時停止。圖4.9鬧鐘開始圖4.10鬧鐘結(jié)束

結(jié)語從開始接到論文題目到電路圖的設(shè)計，再到論文文章的完成，每走一步對我來說都是新的嘗試與挑戰(zhàn)。在這段時間里，我學(xué)到了很多知識也有很多感受。當(dāng)然在做的過程中也遇到過很多的麻煩，一些沒有接觸過的元件，它們的封裝需要自己去書籍、網(wǎng)上搜索，在更新的時候會有一些錯誤，自己很難改正，只得求助老師，最后得以解決。畢業(yè)設(shè)計使我能夠開始自己的學(xué)習(xí)和實(shí)驗(yàn)，檢查相關(guān)的材料和書籍，逐漸清除腦海中模糊的概念，并逐步完善我的未成熟作品。每一項(xiàng)進(jìn)步都是我學(xué)習(xí)的收獲，每一次成功都會使我長期興奮。此次設(shè)計過程中，各種系統(tǒng)的適用條件，各種程序的選用標(biāo)準(zhǔn)，各種元件的安裝方式，我都是隨著設(shè)計的不斷深入而不斷熟悉并學(xué)會應(yīng)用的。和老師的溝通交流更使我對設(shè)計有了新的認(rèn)識也對自己提出了新的要求。課題設(shè)計過程中我不怕失敗，在失敗中總結(jié)經(jīng)驗(yàn)，為成功積累素材；學(xué)著自我超越，敢于嘗試，在嘗試中進(jìn)步，這對我能力的提高大有好處。設(shè)計中有太多的不懂和陌生，但是我會多看、多想、多問、多學(xué)，認(rèn)真的對待每一次老師交代的任務(wù)，每一個任務(wù)都是一個鍛煉的機(jī)會和成長的過程，我在規(guī)定的時間完成，把自己的能力發(fā)揮到最大限度。這些本是我工作后才會意識到的問題，通過這次畢業(yè)設(shè)計讓我提前了解了這些知識，這很難得。參考文獻(xiàn)[1]朱湘萍,包本剛.基于FPGA的儀表用多功能數(shù)字時鐘的嵌入設(shè)計[J].電測與儀表,2008(01):62-64.[2]翟殿棠,方敏,歷光偉.基于EDA技術(shù)的多功能計時器設(shè)計[J].信息技術(shù),2008(11):39-40+45.[3]包本剛,朱湘萍.基于EDA技術(shù)的多功能數(shù)字時鐘的ASIC設(shè)計[J].微計算機(jī)信息,2008,24(35):212-214.[4]翟殿棠,歷光偉.基于EDA技術(shù)的數(shù)字電路設(shè)計[J].信息技術(shù)與信息化,2008(02):54-55.[5]李偉英,謝完成.基于EDA技術(shù)的搶答器的設(shè)計與實(shí)現(xiàn)[J].科學(xué)技術(shù)與工程,2008(11):2822-2824+2828.[6]張子剛,盧戈,田鵬.基于VHDL的數(shù)字時鐘的設(shè)計[J].氣象水文海洋儀器,2008(02):10-13+21.[7]劉政,馮先旺.基于綜合EDA技術(shù)的FIR數(shù)字濾波器的設(shè)計與仿真[J].硅谷,2008(16):26+98.[8]馬海寬,杜永良,雷學(xué)林.基于Multisim10的數(shù)字時鐘仿真探討[J].機(jī)械制造與自動化,2008(04):155-159.[9]周莉莉,周淑閣.EDA課程教學(xué)方法的研究與實(shí)踐[J].實(shí)驗(yàn)室科學(xué),2008(05):55-57.[10]覃永新,陳文輝,楊敘.基于EDA技術(shù)的通信原理課程設(shè)計的改革與探索[J].高教論壇,2008(06):82-85.[11]包秀榮.基于EDA技術(shù)的數(shù)字電路課程設(shè)計[J].教育教學(xué)論壇,2014(04):245-246.[12]王勇,宋瀟,孫孟方.基于EDA技術(shù)的PS/2接口電路設(shè)計[J].電腦與電信,2014(05):33-34+40.[13]彭子毓.