第十二章 觸發(fā)器和時序邏輯電路

電工電子技術(shù)第12章觸發(fā)器和時序邏輯電路12.2常用的時序邏輯電路12.3555定時器12.1雙穩(wěn)態(tài)觸發(fā)器：本章要求123掌握555定時器的結(jié)構(gòu)、功能及應(yīng)用；重、難點

掌握電源掌握R－S、J－K、D觸發(fā)器的邏輯功能、動作特點及應(yīng)用

；重、難點掌握寄存器、移位寄存器、二進制計數(shù)器、十進制計數(shù)器的邏輯功能，會分析時序邏輯電路；雙穩(wěn)態(tài)觸發(fā)器主要內(nèi)容：重難點：12.1雙穩(wěn)態(tài)觸發(fā)器R－S、J－K、D

觸發(fā)器的邏輯功能、動作特點及應(yīng)用R－S、J－K、D

觸發(fā)器的邏輯功能12.1雙穩(wěn)態(tài)觸發(fā)器3、輸入信號消失后，被置成的“0”或“1”態(tài)能記憶保存下來。是一種具有記憶功能的邏輯單元電路，它能儲存一位二進制碼。雙穩(wěn)態(tài)觸發(fā)器的概述雙穩(wěn)態(tài)觸發(fā)器：分類：觸發(fā)器的特點：1、有兩個穩(wěn)定狀態(tài)“0”態(tài)和“1”態(tài)；2、能根據(jù)輸入信號將觸發(fā)器置成“0”或“1”態(tài)；按邏輯功能RS觸發(fā)器D觸發(fā)器JK觸發(fā)器按觸發(fā)方式電平觸發(fā)器邊沿觸發(fā)器按其結(jié)構(gòu)主從型觸發(fā)器維持阻塞型觸發(fā)器12.1雙穩(wěn)態(tài)觸發(fā)器RS觸發(fā)器

基本RS觸發(fā)器由兩個與非門交叉連接而成，使其具有記憶功能。

它有兩個輸出端Q

和，兩者的邏輯狀態(tài)應(yīng)相反。有兩個穩(wěn)定狀態(tài)：Q=0，Q=1，稱為復(fù)位狀態(tài)(0態(tài))；Q=1，Q=0，稱為置位狀態(tài)(1態(tài))。Q&&邏輯圖G1G2兩互補輸出端兩輸入端反饋線（1）

電路結(jié)構(gòu)1.基本RS觸發(fā)器12.1雙穩(wěn)態(tài)觸發(fā)器

、平時固定接高電位，處于1態(tài)，加負(fù)脈沖(低電平）后，對觸發(fā)器有效。SD直接置位端(也稱置1端)RD直接復(fù)位端(也稱置0端)Qn

為n+1輸入信號變化前的原狀態(tài)，稱為原態(tài)（初態(tài)）；Qn+1

為輸入信號變化之后觸發(fā)器的新狀態(tài)，稱為新態(tài)（次態(tài)）。Q&&邏輯圖G1G2兩互補輸出端兩輸入端反饋線SDRD低電平有效SRQ邏輯符號12.1雙穩(wěn)態(tài)觸發(fā)器Q&&邏輯圖G1G2由邏輯圖可求出基本RS觸發(fā)器的邏輯式也可簡記為以下分四種情況分析其狀態(tài)轉(zhuǎn)換和邏輯功能。（2）

工作原理12.1雙穩(wěn)態(tài)觸發(fā)器

觸發(fā)器輸出與輸入的邏輯關(guān)系1001設(shè)觸發(fā)器原態(tài)為“1”態(tài)。翻轉(zhuǎn)為“0”態(tài)1)SD=1，RD=01010QQ.G1&.&G2SDRD12.1雙穩(wěn)態(tài)觸發(fā)器設(shè)原態(tài)為“0”態(tài)1001110觸發(fā)器保持“0”態(tài)不變復(fù)位0

結(jié)論:

不論觸發(fā)器原來為何種狀態(tài)，當(dāng)

SD=1，

RD=0時，將使觸發(fā)器置“0”或稱為復(fù)位。QQ.G1&.&G2SDRDRS的邏輯式：狀態(tài)轉(zhuǎn)換過程圖解12.1雙穩(wěn)態(tài)觸發(fā)器01設(shè)原態(tài)為“0”態(tài)011100翻轉(zhuǎn)為“1”態(tài)2)SD=0，RD=1QQ.G1&.&G2SDRD12.1雙穩(wěn)態(tài)觸發(fā)器設(shè)原態(tài)為“1”態(tài)0110001觸發(fā)器保持“1”態(tài)不變置位1QQ.G1&.&G2SDRDRS的邏輯式：狀態(tài)轉(zhuǎn)換過程圖解

結(jié)論:

不論觸發(fā)器原來為何種狀態(tài)，當(dāng)

SD=0，

RD=1時，將使觸發(fā)器置“1”或稱

為置位。12.1雙穩(wěn)態(tài)觸發(fā)器11設(shè)原態(tài)為“0”態(tài)010011保持為“0”態(tài)3)SD=1，RD=1QQ.G1&.&G2SDRD12.1雙穩(wěn)態(tài)觸發(fā)器設(shè)原態(tài)為“1”態(tài)1110001觸發(fā)器保持“1”態(tài)不變1QQ.G1&.&G2SDRDRS的邏輯式：結(jié)論:

觸發(fā)器當(dāng)SD=1，

RD=1時，將使觸發(fā)器保持原來的狀態(tài)，即具有保持、記憶功能。12.1雙穩(wěn)態(tài)觸發(fā)器110011111110若G1先翻轉(zhuǎn)，則觸發(fā)器為“0”態(tài)“1”態(tài)4)SD=0，RD=0

結(jié)論:當(dāng)信號SD=RD

=0同時變?yōu)?時，由于與非門的翻轉(zhuǎn)時間不可能完全相同，觸發(fā)器狀態(tài)可能是“1”態(tài)，也可能是“0”態(tài)，因而禁止出現(xiàn)。QQ.G1&.&G2SDRD10若先翻轉(zhuǎn)12.1雙穩(wěn)態(tài)觸發(fā)器SDRDQ100置0011置111不變保持00不確定(禁用）功能基本R－S

觸發(fā)器狀態(tài)表（3）

邏輯功能描述1)特性表及狀態(tài)轉(zhuǎn)換圖基本R－S

觸發(fā)器狀態(tài)轉(zhuǎn)換圖12.1雙穩(wěn)態(tài)觸發(fā)器2)特性方程SD+RD=1(約束條件）Qn+1=+

RD·QnSD3)波形圖12.1雙穩(wěn)態(tài)觸發(fā)器2.同步RS

觸發(fā)器（1）

電路結(jié)構(gòu)工作過程中應(yīng)處于高電平，對電路工作狀態(tài)無影響。SD，RD用于預(yù)置觸發(fā)器的初始狀態(tài)。輸入信號要經(jīng)過門G3和G4傳遞，這兩個門同時受CP信號控制?；綬-S觸發(fā)器導(dǎo)引電路時鐘脈沖&G4SR&G3CP.&G1&G2.SDRDQQQ3Q412.1雙穩(wěn)態(tài)觸發(fā)器當(dāng)CP=0時011門G3和G4封鎖,R、S

輸入狀態(tài)不起作用。觸發(fā)器狀態(tài)不變11被封鎖被封鎖（2）

工作原理.&G1&G2.SDRDQQ&G4SR&G3CPQ3Q4CP=0,Q3=Q4=012.1雙穩(wěn)態(tài)觸發(fā)器1打開觸發(fā)器狀態(tài)由R，S輸入決定11打開可控RS

觸發(fā)器的邏輯式當(dāng)CP=1時CP=1,Q3=，Q4=RDSD.&G1&G2.SDRDQQ&G4SR&G3CPQ3Q4功能同基本RS觸發(fā)器12.1雙穩(wěn)態(tài)觸發(fā)器同步RS觸發(fā)器的狀態(tài)表CPRSQn+1功能0ΧΧQn保持（記憶）100Qn保持（記憶）1011置11100置01111不定（禁止）（3）

邏輯功能描述1)特性表CP高電平時觸發(fā)器狀態(tài)由R、S

確定SRQ邏輯符號S1SR1RC1CP12.1雙穩(wěn)態(tài)觸發(fā)器

特性方程:R·S

=0(約束條件）Qn+1=S+

R

·QnRSQnQn+1功能0000保持00110101置101111000置01010110x（禁止）111x2)特性方程RSQn01000111101100

10

X

XSRQn同步RS觸發(fā)器的狀態(tài)表12.1雙穩(wěn)態(tài)觸發(fā)器例：畫出同步R－S

觸發(fā)器的輸出波形RSCP不定不定CP高電平時觸發(fā)器狀態(tài)由R、S確定QQ01同步R－S狀態(tài)表000SR101

0

111不定Qn+1Qn12.1雙穩(wěn)態(tài)觸發(fā)器存在問題：時鐘脈沖不能過寬，否則出現(xiàn)空翻現(xiàn)象，即在一個時鐘脈沖期間觸發(fā)器翻轉(zhuǎn)一次以上。CP克服辦法：采用JK

觸發(fā)器或D

觸發(fā)器Q=SQ=R同步R－S狀態(tài)表000SR101

0

111不定Qn+1Qn12.1雙穩(wěn)態(tài)觸發(fā)器1.電路結(jié)構(gòu)從觸發(fā)器主觸發(fā)器反饋線CP

CP1互補時鐘控制主、從觸發(fā)器不能同時翻轉(zhuǎn)

CPF主JKRS

CPF從QQQSDRD

CP主從JK觸發(fā)器12.1雙穩(wěn)態(tài)觸發(fā)器2.工作原理01F主打開F主狀態(tài)由J、K決定，接收信號并暫存。F從封鎖F從狀態(tài)保持不變。01CPRS

CPF從QQQSDRD1

CPF主JKCP

CP0112.1雙穩(wěn)態(tài)觸發(fā)器10狀態(tài)保持不變。從觸發(fā)器的狀態(tài)取決于主觸發(fā)器，并保持主、從狀態(tài)一致，因此稱之為主從觸發(fā)器。F從打開F主封鎖0RS

CPF從QQQSDRD1

CPF主JKCP

CP01CP01012.1雙穩(wěn)態(tài)觸發(fā)器10010CP高電平時觸發(fā)器接收信號并暫存（即F主狀態(tài)由J、K決定，F(xiàn)從狀態(tài)保持不變）。要求CP高電平期間J、K的狀態(tài)保持不變。CP下降沿()觸發(fā)器翻轉(zhuǎn)（F從狀態(tài)與F主狀態(tài)一致）。CP低電平時,F主封鎖J、K不起作用CPRS

CPF從QQQSDRD1

CPF主JKCP

12.1雙穩(wěn)態(tài)觸發(fā)器01RS

CPF從QQQSDRD1

CPF主JKCP

CP010分析JK觸發(fā)器的邏輯功能(1)J=1,K=1

設(shè)觸發(fā)器原態(tài)為“0”態(tài)翻轉(zhuǎn)為“1”態(tài)110110101001狀態(tài)不變主從狀態(tài)一致狀態(tài)不變0112.1雙穩(wěn)態(tài)觸發(fā)器RS

CPF從QQQSDRD1

CPF主JKCP

CP01010設(shè)觸發(fā)器原態(tài)為“1”態(tài)為“？”狀態(tài)J=1,K=1時，每來一個時鐘脈沖，狀態(tài)翻轉(zhuǎn)一次，即具有計數(shù)功能。(1)J=1,K=1跳轉(zhuǎn)100101結(jié)論：12.1雙穩(wěn)態(tài)觸發(fā)器01RS

CPF從QQQSDRD1

CPF主JKCP

CP010(2)J=0，K=1

設(shè)觸發(fā)器原態(tài)為“1”態(tài)翻轉(zhuǎn)為“0”態(tài)01100101011001設(shè)觸發(fā)器原態(tài)為“0”態(tài)為“？”態(tài)結(jié)論：Qn+1=012.1雙穩(wěn)態(tài)觸發(fā)器01RS

CPF從QQQSDRD1

CPF主JKCP

CP010(3)J=1，K=0

設(shè)觸發(fā)器原態(tài)為“0”態(tài)翻轉(zhuǎn)為“1”態(tài)10011010100101設(shè)觸發(fā)器原態(tài)為“1”態(tài)為“？”態(tài)結(jié)論：Qn+1=112.1雙穩(wěn)態(tài)觸發(fā)器RS

CPF從QQQSDRD1

CPF主JKCP

CP010(4)J=0，K=0

設(shè)觸發(fā)器原態(tài)為“0”態(tài)保持原態(tài)00010001保持原態(tài)保持原態(tài)結(jié)論：12.1雙穩(wěn)態(tài)觸發(fā)器RS

CPF從QQQSDRD1

CF主JKCP

CP01001結(jié)論：CP高電平時F主狀態(tài)由J、K決定，F(xiàn)從狀態(tài)不變。CP下降沿()觸發(fā)器翻轉(zhuǎn)（F從狀態(tài)與F主狀態(tài)一致）。12.1雙穩(wěn)態(tài)觸發(fā)器3.JK觸發(fā)器的邏輯功能Qn10011100Qn00010101Qn+1QnS'R'01CP高電平時F主狀態(tài)由J、K決定，F(xiàn)從狀態(tài)不變。CP下降沿()觸發(fā)器翻轉(zhuǎn)（F從狀態(tài)與F主狀態(tài)一致）。J

K

Qn

Qn+1

000110

11

1）

JK觸發(fā)器狀態(tài)表0

1

0

10

1

0

1

12.1雙穩(wěn)態(tài)觸發(fā)器J

K

Qn+1

00Qn

010101

11Qn

JK觸發(fā)器狀態(tài)表(保持)

(置“0”)

(置“1”)(計數(shù))SD

、RD為直接置1、置0端，不受時鐘控制，低電平有效，觸發(fā)器工作時SD

、RD應(yīng)接高電平。SRQ邏輯符號JK1KC1CP1JC下降沿翻轉(zhuǎn)2）特性方程:Qn+1=J·Qn+

K·QnJK=00時保持；JK=11時翻轉(zhuǎn)；J≠K時，

Qn+1與J相同12.1雙穩(wěn)態(tài)觸發(fā)器例：JK觸發(fā)器工作波形CJKQ下降沿觸發(fā)翻轉(zhuǎn)12.1雙穩(wěn)態(tài)觸發(fā)器基本R-S

觸發(fā)器導(dǎo)引電路&G2&G1QQSDRD&G3&G4&G5&G6CPD1.電路結(jié)構(gòu)反饋線跳轉(zhuǎn)維持阻塞D觸發(fā)器12.1雙穩(wěn)態(tài)觸發(fā)器&G2&G1QQSDRD&G3&G4&G5&G6CPD2.邏輯功能01（1）D=01觸發(fā)器狀態(tài)不變0當(dāng)CP

=0時110當(dāng)CP=1時0101觸發(fā)器置“0”封鎖在CP=1期間，觸發(fā)器保持“0”不變12.1雙穩(wěn)態(tài)觸發(fā)器&G2&G1QQSDRD&G3&G4&G5&G6CPD2.邏輯功能01（1）D=10觸發(fā)器狀態(tài)不變1當(dāng)CP=0時111當(dāng)CP=1時0110觸發(fā)器置“1”封鎖在CP=1期間，觸發(fā)器保持“1”不變封鎖12.1雙穩(wěn)態(tài)觸發(fā)器D觸發(fā)器狀態(tài)表DQn+1

0101上升沿觸發(fā)翻轉(zhuǎn)CP上升沿前接收信號，上升沿時觸發(fā)器翻轉(zhuǎn)，（其Q的狀態(tài)與D狀態(tài)一致；但Q的狀態(tài)總比D的狀態(tài)變化晚一步，即Qn+1=Dn；上升沿后輸入D不再起作用，觸發(fā)器狀態(tài)保持。即(不會空翻)結(jié)論：邏輯符號SRQD1DC1CP12.1雙穩(wěn)態(tài)觸發(fā)器例：D

觸發(fā)器工作波形圖CPDQ上升沿觸發(fā)翻轉(zhuǎn)12.1雙穩(wěn)態(tài)觸發(fā)器1.將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器當(dāng)J=D，K=D時，兩觸發(fā)器狀態(tài)相同D觸發(fā)器狀態(tài)表D

Qn+1

0101J

K

Qn+10

0

Qn

010101

11Qn

JK觸發(fā)器狀態(tài)表D1

CPQJKSDRDQ仍為下降沿觸發(fā)翻轉(zhuǎn)觸發(fā)器邏輯功能的轉(zhuǎn)換12.1雙穩(wěn)態(tài)觸發(fā)器2.將JK觸發(fā)器轉(zhuǎn)換為T觸發(fā)器T

CPQJKSDRDQT觸發(fā)器狀態(tài)表T

Qn+1

01QnQn(保持功能)(計數(shù)功能)當(dāng)J=K時，兩觸發(fā)器狀態(tài)相同J

K

Qn+10

0Qn

0

1

0101

11Qn

JK觸發(fā)器狀態(tài)表12.1雙穩(wěn)態(tài)觸發(fā)器3.將D觸發(fā)器轉(zhuǎn)換為T′觸發(fā)器觸發(fā)器僅具有計數(shù)功能

即要求來一個C，觸發(fā)器就翻轉(zhuǎn)一次。CQD=QD觸發(fā)器狀態(tài)表D

Qn+1

0101

CQQD12.1雙穩(wěn)態(tài)觸發(fā)器小結(jié)

1、R－S、J－K、D觸發(fā)器的邏輯功能；2、R－S、J－K、D觸發(fā)器的工作原理及應(yīng)用；

3、R－S、J－K、D觸發(fā)器的相互轉(zhuǎn)換思考D觸發(fā)器怎樣轉(zhuǎn)換J－K觸發(fā)器？常用的時序邏輯電路主要內(nèi)容：重難點：12.2常用的時序邏輯電路寄存器的邏輯功能、及應(yīng)用計數(shù)器的邏輯功能、及應(yīng)用寄存器的邏輯功能；計數(shù)器的邏輯功能12.2常用的時序邏輯電路

寄存器是數(shù)字系統(tǒng)常用的邏輯部件，它用來存放數(shù)碼或指令等。它由觸發(fā)器和門電路組成。一個觸發(fā)器只能存放一位二進制數(shù)，存放n位二進制時，要n個觸發(fā)器。按功能分?jǐn)?shù)碼寄存器移位寄存器寄存器的概述12.2常用的時序邏輯電路僅有寄存數(shù)碼的功能；

清零寄存指令通常由D觸發(fā)器或R-S觸發(fā)器組成并行輸入方式00001101寄存數(shù)碼1101觸發(fā)器狀態(tài)不變數(shù)碼寄存器RD..QDF0d0Q0.Q.DF1d1Q1.d2Q.DF2Q2QDF3d3Q3CP1.電路結(jié)構(gòu)12.2常用的時序邏輯電路2.工作過程a）先復(fù)位(清零)

數(shù)碼清零由

的信號控制,完成數(shù)碼清零;RDb）寄存數(shù)碼

當(dāng)寄存指令CP=1時，二進制數(shù)數(shù)碼d3~d0存入4個可控的D觸發(fā)器中；c）輸出數(shù)碼。當(dāng)取出指令E=1時，其輸出端Q3~Q0的數(shù)據(jù)即為所存二進制數(shù)

。12.2常用的時序邏輯電路RDSDd3RDSDd2RDSDd1RDSDd010清零1100寄存指令取數(shù)指令1100并行輸出方式&&&&QQQQ00000011狀態(tài)保持不變10101111CPRD&Q0&Q1&Q2&Q3OE12.2常用的時序邏輯電路不僅能寄存數(shù)碼，還有移位的功能。

所謂移位，就是每來一個移位脈沖，寄存器中所寄存的數(shù)據(jù)就向左或向右順序移動一位。按移位方式分類單向移位寄存器雙向移位寄存器移位寄存器12.2常用的時序邏輯電路寄存數(shù)碼1.單向移位寄存器清零D1移位脈沖23410111QQ3Q1Q2RD0000000100101011010110111011QJKF0Q0QJKF2QJKF1QJKF3數(shù)據(jù)依次向左移動，稱左移寄存器，輸入方式為串行輸入。QQQ從高位向低位依次輸入CP12.2常用的時序邏輯電路1110010110011000輸出再輸入四個移位脈沖，1011由高位至低位依次從Q3端輸出。串行輸出方式清零D10111QQ3Q1Q2RD10111011QJKF0Q1QJKF2QJKF1QJKF3QQQ5移位脈沖786CP12.2常用的時序邏輯電路左移寄存器波形圖12345678CP1111011DQ0Q3Q2Q11110待存數(shù)據(jù)1011存入寄存器0111從Q3取出12.2常用的時序邏輯電路四位左移移位寄存器狀態(tài)表0001123移位脈沖Q2Q1Q0移位過程Q3寄存數(shù)碼D001110000清零110左移一位001011左移二位01011左移三位10114左移四位101并行輸出再繼續(xù)輸入四個移位脈沖,從Q3端串行輸出1011數(shù)碼右移移位寄存器12.2常用的時序邏輯電路1清零0寄存指令并行輸入串行輸出DQ2SDRDd2&F2Q1SDRDd1&F1Q0SDRDd0&F0DDQ3SDRDd3&F3D串行輸入移位脈沖DCP2.并行、串行輸入/串行輸出寄存器12.2常用的時序邏輯電路寄存器分類并行輸入/并行輸出串行輸入/并行輸出并行輸入/串行輸出串行輸入/串行輸出F3F2F1F0d0d1d2d3Q0Q1Q2Q3F3F2F1F0dQ0Q1Q2Q3F3F2F1F0d0d1d2d3Q3Q3F3F2F1F0d12.2常用的時序邏輯電路3.雙向移位寄存器：既能左移也能右移。選講DQ2DQ1DQ0>1&11>1&>1&.RDCPS左移輸入

待輸數(shù)據(jù)由低位至高位依次輸入待輸數(shù)據(jù)由高位至低位依次輸入101右移輸入移位控制端000000&&&&&&01012.2常用的時序邏輯電路右移串行輸入左移串行輸入UCCQ0Q1Q2Q3S1S0

C16151413121110913456782D0D1D2D3DSRDSL

RDGNDCT74LS194并行輸入12.2常用的時序邏輯電路0111100011011直接清零(異步)保持右移(從Q0向右移動)左移(從Q3向左移動)并行輸入

RD

CS1

S0功能

CT74LS194功能表UCCQ0Q1Q2Q3S1S0

C161514131211109CT74LS19413456782D0D1D2D3DSRDSL

RDGND12.2常用的時序邏輯電路

計數(shù)器是數(shù)字電路和計算機中廣泛應(yīng)用的一種邏輯部件，可累計輸入脈沖的個數(shù)，可用于定時、分頻、時序控制等。計數(shù)器的概述計數(shù)器分類:

二進制計數(shù)器十進制計數(shù)器

N

進制計數(shù)器按計數(shù)制加法計數(shù)器可逆計數(shù)器

按計數(shù)功能減法計數(shù)器異步計數(shù)器同步計數(shù)器(按引入方式)12.2常用的時序邏輯電路

按二進制的規(guī)律累計脈沖個數(shù)，它也是構(gòu)成其它進制計數(shù)器的基礎(chǔ)。要構(gòu)成

n位二進制計數(shù)器，需用n個具有計數(shù)功能的觸發(fā)器。1.異步二進制加法計數(shù)器異步計數(shù)器：計數(shù)脈沖C不是同時加到各位觸發(fā)器。最低位觸發(fā)器由計數(shù)脈沖觸發(fā)翻轉(zhuǎn)，其他各位觸發(fā)器有時需由相鄰低位觸發(fā)器輸出的進位脈沖來觸發(fā)，因此各位觸發(fā)器狀態(tài)變換的時間先后不一，只有在前級觸發(fā)器翻轉(zhuǎn)后,后級觸發(fā)器才能翻轉(zhuǎn)。二進制計數(shù)器12.2常用的時序邏輯電路

二進制數(shù)

Q2

Q1

Q0

0

0001

00120103

0114

1005101611071118000脈沖數(shù)(CP)二進制加法計數(shù)器狀態(tài)表由二進制加法計數(shù)器的狀態(tài)表可見：

每來一個時鐘脈沖，最低位觸發(fā)器翻轉(zhuǎn)一次；高位觸發(fā)器在相鄰的低位觸發(fā)器從1變?yōu)?進位時翻轉(zhuǎn)。12.2常用的時序邏輯電路(1)異步二進制加法計數(shù)器可用

3個主從型

JK

觸發(fā)器來組成異步3位二進制加法計數(shù)器由于計數(shù)脈沖不是同時加到各觸發(fā)器，它們狀態(tài)的變換有先有后，因而是異步計數(shù)器。Q2Q0Q1QJKF2CPQJKF1CPQJKF0清零CP計數(shù)脈沖下降沿觸發(fā)翻轉(zhuǎn)每來一個C翻轉(zhuǎn)一次

當(dāng)相鄰低位觸發(fā)器由1變0時翻轉(zhuǎn)101012.2常用的時序邏輯電路異步二進制加法器工作波形2分頻4分頻8分頻

每個觸發(fā)器翻轉(zhuǎn)的時間有先后，與計數(shù)脈沖不同步C12345678Q0Q1Q212.2常用的時序邏輯電路可用4個上升沿觸發(fā)的D觸發(fā)器來組成異步4位二進制加法計數(shù)器Q3Q2Q0Q1QDF3QDF2CPCPQDF1CPQDF0清零CP計數(shù)脈沖12.2常用的時序邏輯電路Q32分頻4分頻8分頻16分頻Q0Q1Q2C123456789101112131415164位異步二進制加法器工作波形12.2常用的時序邏輯電路用D觸發(fā)器構(gòu)成三位二進制異步減法器？？思考1、各觸發(fā)器C應(yīng)如何連接？各D觸發(fā)器已接成T′觸發(fā)器，即具有計數(shù)功能CP清零RDQDQQ0F0QDQQ0F1QDQQ3F212.2常用的時序邏輯電路2.同步二進制加法計數(shù)器異步二進制加法計數(shù)器線路聯(lián)接簡單。各觸發(fā)器是逐級翻轉(zhuǎn)，因而工作速度較慢。同步計數(shù)器：計數(shù)脈沖同時接到各位觸發(fā)器，各觸發(fā)器狀態(tài)的變換與計數(shù)脈沖同步。同步計數(shù)器由于各觸發(fā)器同步翻轉(zhuǎn)，因此工作速度快。但接線較復(fù)雜。同步計數(shù)器組成原則:根據(jù)翻轉(zhuǎn)條件,確定觸發(fā)器級間連接方式—找出J、K輸入端的聯(lián)接方式。12.2常用的時序邏輯電路二進制加法計數(shù)器狀態(tài)表

從狀態(tài)表可看出：最低位觸發(fā)器F0每來一個脈沖就翻轉(zhuǎn)一次；F1：當(dāng)Q0=1時，再來一個脈沖則翻轉(zhuǎn)一次；F2：當(dāng)Q0=Q1=1時，再來一個脈沖翻轉(zhuǎn)一次。

二進制

數(shù)

Q2

Q1

Q0

0

0001

00120103

0114

1005101611071118000脈沖數(shù)(CP)12.2常用的時序邏輯電路四位二進制同步加法計數(shù)器級間連接的邏輯關(guān)系

觸發(fā)器翻轉(zhuǎn)條件J、K端邏輯表達式J、K端邏輯表達式F0每輸入一C

翻一次F1F2F3J0=K0=1Q0=1J1=K1=Q0Q0=Q1=1J2=K2=Q1

Q0Q0=Q1=Q2=1J3=K3=Q1

Q1

Q0J0=K0=1J1=K1=Q0J2=K2=Q1

Q0J3=K3=Q2

Q1

Q0由J、K端邏輯表達式，可得出四位同步二進制計數(shù)器的邏輯電路。（加法）（減法）12.2常用的時序邏輯電路三位同步二進制加法計數(shù)器

計數(shù)脈沖同時加到各位觸發(fā)器上，當(dāng)每個到來后觸發(fā)器狀態(tài)是否改變要看J、K的狀態(tài)。RDQJKQQ0F0QJKQQ1F1QJKQQ2F2CP計數(shù)脈沖&&a)邏輯電路(1)三位同步二進制計數(shù)器12.2常用的時序邏輯電路CP12345678Q0Q1Q2

各觸發(fā)器狀態(tài)的變換和計數(shù)脈沖同步b)波形圖12.2常用的時序邏輯電路例題[解]分析圖示邏輯電路的邏輯功能,說明其用處。設(shè)初始狀態(tài)為“000”。RDQJKQQ0F0QJKQQ1F1QJKQQ2F2CP計數(shù)脈沖

J、K端和C端的邏輯表達式

C0=C

K0=1

J0=Q2K1=1

J1=1C1=Q0J2=Q0Q1K2=1C2=C

1.寫出各觸發(fā)器12.2常用的時序邏輯電路各觸發(fā)器J、K端和C端的電平為:

C0=C=0K0=1

J0=Q2=1K1=1

J1=1

C1=Q0=0J2=Q0Q1=0K2=1C2=C=0

驅(qū)動方程當(dāng)初始狀態(tài)為“000”時，RDQJKQQ0F0QJKQQ1F1QJKQQ2F2CP計數(shù)脈沖[解]12.2常用的時序邏輯電路011111CJ2=Q0Q1K2=1J1=K1=1K0=1

J0=Q2Q2Q1Q0011111011111111111011101011111000010012010301141005000由表可知，經(jīng)5個脈沖循環(huán)一次，為五進制計數(shù)器。2.列寫狀態(tài)轉(zhuǎn)換表，分析其狀態(tài)轉(zhuǎn)換過程C1=Q0由于計數(shù)脈沖沒有同時加到各位觸發(fā)器上，所以為異步計數(shù)器。狀態(tài)循環(huán)圖的寫法12.2常用的時序邏輯電路異步五進制計數(shù)器工作波形CP12345Q0Q1Q212.2常用的時序邏輯電路8421碼十進制加法計數(shù)器的狀態(tài)表計數(shù)脈沖數(shù)

二進制數(shù)十進制數(shù)Q3Q2Q1Q00123456789100

0

0

0

0

0

0

10

0

1

00

0

1

10

1

0

00

1

0

10

1

1

00

1

1

11

0

0

01

0

0

10

0

0

00123456789進位(1)同步十進制加法計數(shù)器

與二進制加法計數(shù)器比較，來第十個脈沖不是由1001

變?yōu)?010，而是恢復(fù)0000。如果仍由四個主從型JK觸發(fā)器組成。J、K端的邏輯關(guān)系式應(yīng)作如下修改：第一位觸發(fā)器F0，每來一個時鐘脈沖就翻轉(zhuǎn)一次，故J0=1，K0=1

；十進制計數(shù)器12.2常用的時序邏輯電路第二位觸發(fā)器F1，在Q0=1

時再來一個時鐘脈沖才翻轉(zhuǎn)，但在Q3=1

時不得翻轉(zhuǎn)，故，K1=Q0

；計數(shù)脈沖數(shù)

二進制數(shù)十進制數(shù)Q3Q2Q1Q00123456789100

0

0

0

0

0

0

10

0

1

00

0

1

10

1

0

00

1

0

10

1

1

00

1

1

11

0

0

01

0

0

10

0

0

00123456789進位第三位觸發(fā)器F2，在Q1=Q0=1

時再來一個時鐘脈沖翻轉(zhuǎn)，故J2=Q1Q0，K2=Q1

Q0

；第四位觸發(fā)器F3，在Q2=Q1=Q0=1

時再來一個時鐘脈沖才翻轉(zhuǎn)，當(dāng)來第十個脈沖時應(yīng)由1

翻轉(zhuǎn)為0，故J3=Q2

Q1

Q0

，K3=Q0

。12.2常用的時序邏輯電路十進制同步加法計數(shù)器由上述邏輯關(guān)系可得出同步十進制加法計數(shù)器的邏輯圖。RDQJKQF0QJKQF1CP計數(shù)脈沖QJKQF2QJKQQ3F3Q2Q1Q0&&&&12.2常用的時序邏輯電路Q0Q1Q2Q3CP12345678910十進制計數(shù)器工作波形12.2常用的時序邏輯電路RDQJKQF0QJKQF1CP計數(shù)脈沖QJKQF2QJKQQ3F3Q2Q1Q0&(2)異步十進制計數(shù)器6.1磁路和交流鐵芯線圈電路小結(jié)

1、寄存器的工作原理、邏輯功能；2、寄存器的應(yīng)用；3、計數(shù)器工作原理和應(yīng)用思考十進制循環(huán)計數(shù)器怎樣設(shè)計？555定時器主要內(nèi)容：重難點：12.3555定時器555定時器的邏輯結(jié)構(gòu)、工作原理及應(yīng)用555定時器的工作原理及應(yīng)用12.3555定時器電路功能靈活，應(yīng)用范圍廣，只要外接少量元件用它可以構(gòu)成單穩(wěn)

態(tài)觸發(fā)器、多諧振蕩器和施密特觸發(fā)器等多種電路。（1）555定時器的內(nèi)部結(jié)構(gòu)和功能1.分壓器：由三個等值電阻構(gòu)成2.比較器：由電壓比較器A1和A2構(gòu)成3.R-S觸發(fā)器4.放電開關(guān)管T555定時器及其應(yīng)用

555定時器是一種將模擬電路和數(shù)字電路集成于一體的電子器件。555定時器在工業(yè)控制、定時、檢測、報警等方面有廣泛應(yīng)用。12.3555定時器VAVB輸出端

電壓控制端高電平觸發(fā)端低電平觸發(fā)端放電端復(fù)位端UCC分壓器比較器R-S觸發(fā)器放電管調(diào)轉(zhuǎn)地++A1++A2QQRDSD5K5K5KVT245678311、電路結(jié)構(gòu)12.3555定時器<2/3UCC<1/3UCC10>2/3UCC>1/3UCC01<2/3UCC>1/3UCC11>2/3UCC<1/3UCC00RDSDV6V2比較結(jié)果1/3UCC不允許2/3UCC++A1++A2..5K5K5KVAVBUCCRDSD56212.3555定時器V6V2<2/3UCC<1/3UCC>2/3UCC>1/3UCC<2/3UCC>1/3UCCQT10保持導(dǎo)通截止保持綜上所述，555功能表為：QQRDSDVT輸出RDSD101011QT10保持導(dǎo)通截止保持12.3555定時器1.由555定時器組成的多諧振蕩器

多諧振蕩器是一種無穩(wěn)態(tài)觸發(fā)器，接通電源后，不需外加觸發(fā)信號，就能產(chǎn)生矩形波輸出。由于矩形波中含有豐富的諧波，故稱為多諧振蕩器。

多諧振蕩器是一種常用的脈沖波形發(fā)生器,觸發(fā)器和時序電路中的時鐘脈沖一般是由多諧振蕩器產(chǎn)生的。(2)555定時器電路的應(yīng)用12.3555定時器UCC++A1++A2QQRDSD...5K5K5KVAVB

VT13245678(復(fù)位端)(地)uO1.由555定時器組成的多諧振蕩器接通電源通電前uC=0011100>2/3UCCRD=1SD=0..uCR1R2.+–C充電C放電1<1/3UCC12.3555定時器48562713+UCCuO.uC..CR1R2tp1tp22/3UCC1/3UCCRD=1SD=0Q=1Q=0T截止Q=0Q=1T導(dǎo)通RD=0SD=1tp1=(R1+R2)Cln2=0.7(R1+R2)Ctp2=R2Cln2=0.7R2CT=tp1+tp2=0.7(R1+2R2)C接通電源C充電C放電uCtOuOtO12.3555定時器.uC.+UCC4876213CR1R25.例：多諧振蕩器構(gòu)成水位監(jiān)控報警電路

水位正常情況下，電容C被短接，揚聲器不發(fā)音；水位下