Quartus-II使用教程-完整實(shí)例2

./QuartusⅡ入門教程〔一個(gè)Verilog程序的編譯和功能仿真QuartusⅡ是Altera公司推出的專業(yè)EDA工具,支持原理圖輸入、硬件描述語言的輸入等多種輸入方式。硬件描述語言的輸入方式是利用類似高級(jí)程序的設(shè)計(jì)方法來設(shè)計(jì)出數(shù)字系統(tǒng)。接下來我們對(duì)這種智能的EDA工具進(jìn)行初步的學(xué)習(xí)。使大家以后的數(shù)字系統(tǒng)設(shè)計(jì)更加容易上手。菜單欄快捷工具欄第一步：打開軟件菜單欄快捷工具欄任務(wù)管理窗口信息欄工作區(qū)資源管理窗口任務(wù)管理窗口信息欄工作區(qū)資源管理窗口快捷工具欄：提供設(shè)置〔setting,編譯〔compile等快捷方式,方便用戶使用,用戶也可以在菜單欄的下拉菜單找到相應(yīng)的選項(xiàng)。菜單欄：軟件所有功能的控制選項(xiàng)都可以在其下拉菜單中找到。信息欄：編譯或者綜合整個(gè)過程的詳細(xì)信息顯示窗口,包括編譯通過信息和報(bào)錯(cuò)信息。所建工程的保存路徑第二步：新建工程〔file>newProjectWizard所建工程的保存路徑1工程名稱：頂層模塊名〔芯片級(jí)設(shè)計(jì)為實(shí)體名,要求與工程名稱相同如果有已經(jīng)存在的文件就在該過程中添加,軟件將直接將用戶所添加的文件添加到工程中。工程名稱頂層模塊名〔芯片級(jí)設(shè)計(jì)為實(shí)體名,要求與工程名稱相同如果有已經(jīng)存在的文件就在該過程中添加,軟件將直接將用戶所添加的文件添加到工程中。工程名稱2添加已有文件〔沒有已有文件的直接跳過next3選擇芯片型號(hào)〔我們選擇cyloneII系列下的EP2C70F896C6芯片<注：如果不下載到開發(fā)板上進(jìn)行測(cè)試,這一步可以不用設(shè)置>選擇芯片快速搜索所需的芯片所選的芯片的系列型號(hào)選擇芯片快速搜索所需的芯片所選的芯片的系列型號(hào)4選擇仿真,綜合工具〔第一次實(shí)驗(yàn)全部利用quartus做,三項(xiàng)都選None,然后next選擇時(shí)序分析儀選擇第三方仿真工具,如果使用Quartus內(nèi)部仿真工具則選擇選擇時(shí)序分析儀選擇第三方仿真工具,如果使用Quartus內(nèi)部仿真工具則選擇none選擇第三方綜合工具,如果使用Quartus內(nèi)部綜合工具則選擇none5工程建立完成〔點(diǎn)finish工程建立完成,該窗口顯示所建立工程所有的芯片,其他第三方EDA工程建立完成,該窗口顯示所建立工程所有的芯片,其他第三方EDA工具選擇情況,以及模塊名等等信息。第三步：添加文件〔file>new>VHDLfile,新建完成之后要先保存。我們選擇V我們選擇VerilogHDLFile設(shè)計(jì)文件格式既選擇Verilog文本輸入形式第四步：編寫程序以實(shí)現(xiàn)一個(gè)與門和或門為例,Verilog描述源文件如下：moduletest<a,b,out1,out2>;inputa,b;outputout1,out2;assignout1=a&b;assignout2=a|b;endmodule然后保存源文件；第五步：檢查語法〔點(diǎn)擊工具欄的這個(gè)按鈕〔startAnalysis&synthesis語法檢查成功,沒有error級(jí)別以上的錯(cuò)誤語法檢查成功,沒有error級(jí)別以上的錯(cuò)誤該窗口顯示了語法檢查后的詳細(xì)信息,包括所使用的io口資源的多少等內(nèi)容,相應(yīng)的英文名大家可以自己查閱點(diǎn)擊確定完成語法檢查第六步：〔鎖定引腳,點(diǎn)擊工具欄的〔pinplanner<注：如果不下載到開發(fā)板上進(jìn)行測(cè)試,引腳可以不用分配>頂層某塊的輸入輸出口與物理的芯片端口想對(duì)應(yīng)各個(gè)端口的輸入輸出類型頂層某塊的輸入輸出口與物理的芯片端口想對(duì)應(yīng)各個(gè)端口的輸入輸出類型雙擊location為您的輸入輸出配置引腳。選擇為使用端口選項(xiàng)卡第七步：整體編譯〔工具欄的按鈕〔startComplilation選擇為使用端口選項(xiàng)卡該窗口給出綜合后代碼的資源使用情況既芯片型號(hào)等等信息。該窗口給出綜合后代碼的資源使用情況既芯片型號(hào)等等信息。第八步：testbench仿真<1>仿真環(huán)境配置:<2>點(diǎn)擊菜單欄中processing,選擇start,選擇starttestbenchtemplatewrite。此時(shí)會(huì)自動(dòng)生成testbench模板到項(xiàng)目文件夾simulation\modelsim里面,后綴為.vt在quatusii界面打開…simulation\modelsim文件夾下的.vt文件進(jìn)行修改編輯,程序如下,修改完畢,保存：<3>在項(xiàng)目管理窗器件上右擊選擇settings打開如下界面:點(diǎn)擊按照.vt容<Testbenchname要和>填寫上面容,選擇modelsim文件夾下.vt文件記得點(diǎn)擊Add記得點(diǎn)擊Add依次點(diǎn)擊確認(rèn),完成設(shè)置<4>選擇tools/options,在EDAToolOptions下確定ModelSim-Altera的中ModelSim.exe所在文件夾,通常在…modelsim_ase\win32aloe