第02章2480868088的兩種組態(tài)模式方案

2.48086/8088的兩種組態(tài)模式兩種組態(tài)構(gòu)成兩種不同規(guī)模的應(yīng)用系統(tǒng)最小組態(tài)模式構(gòu)成小規(guī)模的應(yīng)用系統(tǒng)8086/8088本身提供所有的系統(tǒng)總線信號最大組態(tài)模式構(gòu)成較大規(guī)模的應(yīng)用系統(tǒng)，例如可以接入數(shù)值協(xié)處理器80878086/8088和總線控制器8288共同形成系統(tǒng)總線信號2.48086/8088的兩種組態(tài)模式兩種組態(tài)構(gòu)成兩種不兩種組態(tài)利用MN/MX*引腳區(qū)別MN/MX*接高電平為最小組態(tài)模式MN/MX*接低電平為最大組態(tài)模式兩種組態(tài)下的內(nèi)部操作并沒有區(qū)別兩種組態(tài)利用MN/MX*引腳區(qū)別2.4.1最小模式的系統(tǒng)組成AD7～AD0A15～A8A19/S6～A16/S3+5V8088ALE8282STB系統(tǒng)總線信號A19～A16A15～A8A7～A0D7～D0IO/M*RD*WR*8282STB8282STB8286TOE*MN/MX*IO/M*RD*WR*DT/R*DEN*OE*OE*OE*2.4.1最小模式的系統(tǒng)組成AD7～AD0A15～A8A（1）20位地址總線——采用3個三態(tài)透明鎖存器8282進行鎖存和驅(qū)動（2）8位數(shù)據(jù)總線——采用數(shù)據(jù)收發(fā)器8286進行驅(qū)動（3）系統(tǒng)控制信號——由8088引腳直接提供（1）20位地址總線——（1）20位地址總線的形成采用3個8282進行鎖存和驅(qū)動Intel8282是三態(tài)透明鎖存器三態(tài)輸出：輸出控制信號有效時，允許數(shù)據(jù)輸出；無效時，不允許數(shù)據(jù)輸出，呈高阻狀態(tài)透明：鎖存器的輸出能夠跟隨輸入變化（1）20位地址總線的形成采用3個8282進行鎖存和驅(qū)動Intel8282具有三態(tài)輸出的TTL電平鎖存器STB電平鎖存引腳OE*輸出允許引腳Intel8282具有三態(tài)輸出的（2）8位數(shù)據(jù)總線的形成采用數(shù)據(jù)收發(fā)器8286進行雙向驅(qū)動

Intel8286是8位三態(tài)雙向緩沖器（2）8位數(shù)據(jù)總線的形成采用數(shù)據(jù)收發(fā)器8286進行雙向驅(qū)動Intel82868位雙向緩沖器控制端連接在一起，低電平有效可以雙向?qū)ㄝ敵雠c輸入同相OE*＝0，導(dǎo)通

T＝1A→BT＝0A←BOE*＝1，不導(dǎo)通Intel82868位雙向緩沖器OE*＝0，導(dǎo)通（3）系統(tǒng)控制信號的形成由8088引腳直接提供因為基本的控制信號8088引腳中都含有例如：IO/M*、WR*、RD*等（3）系統(tǒng)控制信號的形成由8088引腳直接提供最小模式

系統(tǒng)組成RESETTESTHOLDHLDANMIINTRINTAM/IOWRRDREADYCLKREADYMN/MX+5V控制總線地址總線A19～

A0數(shù)據(jù)總線D7～D0

ALEA19～A8AD7～AD

0

DT/RDEN8088CPUSTB

8282OETOE82868284A系統(tǒng)總線最小模式

系統(tǒng)組成RESETREADYCLK2.4.2最大模式的系統(tǒng)組成8088的數(shù)據(jù)/地址等引腳在最大組態(tài)與最小組態(tài)時相同有些控制信號不相同，主要是用于輸出操作編碼信號，由總線控制器8288譯碼產(chǎn)生系統(tǒng)控制信號：S2*、S1*、S0*——3個狀態(tài)信號LOCK*——總線封鎖信號QS1、QS0——指令隊列狀態(tài)信號RQ*/GT0*、RQ*/GT1*——2個總線請求/同意信號2.4.2最大模式的系統(tǒng)組成8088的數(shù)據(jù)/地址等引腳在最大組態(tài)的總線形成系統(tǒng)總線信號MEMR*MEMW*IOR*IOW*INTA*DMA應(yīng)答電路AENBRDAEN’*AEN*CENA19～A12A11～A8A7～A0D7～D0AD7～AD0A11～A8A19/S6～A16/S3A15～A1274LS24574LS37374LS373GGG*DIR74LS2448088OE*8288DT/R*DENALES2*～S0*S2*～S0*MN/MX*OE*E*MRDC*AMTW*IORC*AIOWC*INTA*最大組態(tài)的總線形成系統(tǒng)總線信號MEMR*DMAAENBRDA⑴

系統(tǒng)地址總線采用三態(tài)透明鎖存器74LS373和三態(tài)單向緩沖器74LS244⑵

系統(tǒng)數(shù)據(jù)總線通過三態(tài)雙向緩沖器74LS245形成和驅(qū)動⑶系統(tǒng)控制總線主要由總線控制器8288形成MEMR*、MEMW*、IOR*、IOW*、INTA*最大組態(tài)的總線形成⑴系統(tǒng)地址總線最大組態(tài)的總線形成2.4.3最小組態(tài)的總線時序本節(jié)展開微處理器最基本的4種總線周期存儲器讀總線周期存儲器寫總線周期I/O讀總線周期I/O寫總線周期2.4.3最小組態(tài)的總線時序本節(jié)展開微處理器最基本的4種存儲器寫總線周期T4T3T2T1ALECLKA19/S6～A16/S3A15～A8AD7～AD0A15～A8A7～A0輸出數(shù)據(jù)A19～A16S6～S3READY（高電平）IO/M*WR*存儲器寫總線周期T4T3T2T1ALECLKA19/S6～AT1狀態(tài)——輸出20位存儲器地址A19～A0IO/M*輸出低電平，表示存儲器操作；ALE輸出正脈沖，表示復(fù)用總線輸出地址T2狀態(tài)——輸出控制信號WR*和數(shù)據(jù)D7～D0T3和Tw狀態(tài)——檢測數(shù)據(jù)傳送是否能夠完成T4狀態(tài)——完成數(shù)據(jù)傳送存儲器寫總線周期T1狀態(tài)——輸出20位存儲器地址A19～A0存儲器寫總線周期I/O寫總線周期T4T3T2T1ALECLKA19/S6～A16/S3A15～A8AD7～AD0A15～A8A7～A0輸出數(shù)據(jù)0000S6～S3READY（高電平）IO/M*WR*I/O寫總線周期T4T3T2T1ALECLKA19/S6～AT1狀態(tài)——輸出16位I/O地址A15～A0IO/M*輸出高電平，表示I/O操作；ALE輸出正脈沖，表示復(fù)用總線輸出地址T2狀態(tài)——輸出控制信號WR*和數(shù)據(jù)D7～D0T3和Tw狀態(tài)——檢測數(shù)據(jù)傳送是否能夠完成T4狀態(tài)——完成數(shù)據(jù)傳送I/O寫總線周期T1狀態(tài)——輸出16位I/O地址A15～A0I/O寫總線周期存儲器讀總線周期T4T3T2T1ALECLKA19/S6～A16/S3A15～A8AD7～AD0A15～A8A7～A0輸入數(shù)據(jù)A19～A16S6～S3READY（高電平）IO/M*RD*存儲器讀總線周期T4T3T2T1ALECLKA19/S6～AT1狀態(tài)——輸出20位存儲器地址A19～A0IO/M*輸出低電平，表示存儲器操作；ALE輸出正脈沖，表示復(fù)用總線輸出地址T2狀態(tài)——輸出控制信號RD*T3和Tw狀態(tài)——檢測數(shù)據(jù)傳送是否能夠完成T4狀態(tài)——前沿讀取數(shù)據(jù)，完成數(shù)據(jù)傳送存儲器讀總線周期T1狀態(tài)——輸出20位存儲器地址A19～A0存儲器讀總線周期I/O讀總線周期T4T3T2T1ALECLKA19/S6～A16/S3A15～A8AD7～AD0A15～A8A7～A0輸入數(shù)據(jù)S6～S3READY（高電平）IO/M*RD*0000I/O讀總線周期T4T3T2T1ALECLKA19/S6～AT1狀態(tài)——輸出16位I/O地址A15～A0IO/M*輸出高電平，表示I/O操作；ALE輸出正脈沖，表示復(fù)用總線輸出地址T2狀態(tài)——輸出控制信號RD*T3和Tw狀態(tài)——檢測數(shù)據(jù)傳送是否能夠完成T4狀態(tài)——前沿讀取數(shù)據(jù)，完成數(shù)據(jù)傳送I/O讀總線周期T1狀態(tài)——輸出16位I/O地址A15～A0I/O讀總線周期人有了知識，就會具備各種分析能力，