微電子工藝學(xué)試卷(A卷)參考答案

—PAGE2-歡迎下載姓名一、密封線內(nèi)不準(zhǔn)答題。二、姓名、學(xué)號(hào)不許涂改，否則試卷無效。三、考生在答題前應(yīng)先將姓名、學(xué)號(hào)、年級(jí)和班級(jí)填寫在指定的方框內(nèi)。四、試卷印刷不清楚?？膳e手向監(jiān)考教師詢問。學(xué)號(hào)所在年級(jí)、班級(jí)裝訂注意姓名一、密封線內(nèi)不準(zhǔn)答題。二、姓名、學(xué)號(hào)不許涂改，否則試卷無效。三、考生在答題前應(yīng)先將姓名、學(xué)號(hào)、年級(jí)和班級(jí)填寫在指定的方框內(nèi)。四、試卷印刷不清楚?？膳e手向監(jiān)考教師詢問。學(xué)號(hào)所在年級(jí)、班級(jí)裝訂注意意：線電子科學(xué)與技術(shù)專業(yè)《微電子工藝學(xué)》試卷A(開卷)題號(hào)一二三四總分題分10204030100得分一、判斷下列說法的正誤，正確的在后面括號(hào)中劃“√”，錯(cuò)誤的在后面括號(hào)中劃“×”(本大題共10小題，每小題1分，共10分)1、單晶生長實(shí)際上是液固兩相的轉(zhuǎn)化，實(shí)現(xiàn)條件是在兩相界面附近存在濃度梯度。(×)2、如果光刻膠的CMTF小于實(shí)際光刻圖形的MTF，則光刻圖形上的最小尺寸線條可能被分辨。反之，不能被分辨。(√)3、熱氧化過程中，硅內(nèi)靠近Si-SiO2界面的雜質(zhì)將在界面兩邊的硅和二氧化硅中形成再分布。對(duì)于k<1、二氧化硅中的慢擴(kuò)散雜質(zhì)，再分布之后靠近界面處二氧化硅中的雜質(zhì)濃度比硅中高，硅表面附近濃度下降。(√)4、研究表明，雜質(zhì)在半導(dǎo)體晶體中的擴(kuò)散雖然比較復(fù)雜，但可以歸納為幾種典型的形式，如填隙式和替位式擴(kuò)散，其中替位式擴(kuò)散的速度較快。(×)5、離子注入摻雜時(shí)，降低離子能量是形成淺結(jié)的重要方法。但在低能情況下，溝道效應(yīng)很明顯，可能使結(jié)深增加一倍，且離子束穩(wěn)定性降低。(√)6、氮化硅(Si3N4)薄膜介電常數(shù)約6~9，不能作為層間絕緣層，否則將造成較大寄生電容，降低電路速度。但它對(duì)雜質(zhì)擴(kuò)散有極強(qiáng)掩蔽能力，可以作為器件最終鈍化層和機(jī)械保護(hù)層以及硅選擇性氧化的掩模。(√)7、自摻雜效應(yīng)是氣相外延過程中的無意識(shí)摻雜效應(yīng)，采取適當(dāng)措施可以完全避免，例如降低由襯底蒸發(fā)的雜質(zhì)量以及避免使蒸發(fā)出的雜質(zhì)重新進(jìn)入外延層。(×)第1頁共3頁8、濺射僅是離子對(duì)物體表面轟擊時(shí)可能發(fā)生的四種物理過程之一，其中每種物理過程發(fā)生的幾率取決于入射離子的劑量。(×)9、等離子體刻蝕與濺射刻蝕并無明顯界限，化學(xué)反應(yīng)和物理作用都可能發(fā)生，具體刻蝕模式取決于系統(tǒng)壓力、溫度、氣流、功率及相關(guān)可控參數(shù)。(√)10、MOS器件之間是自隔離的(self-isolated)，可大大提高集成度。但當(dāng)絕緣層上的金屬引線經(jīng)過兩個(gè)MOSFET之間的區(qū)域時(shí)，會(huì)形成寄生場(chǎng)效應(yīng)晶體管。因此，MOSIC中的隔離主要是防止寄生的導(dǎo)電溝道，即防止場(chǎng)區(qū)寄生場(chǎng)效應(yīng)晶體管開啟。(√)二、選擇填空。(本大題共10小題，每小題2分，共20分。在每小題給出的四個(gè)選項(xiàng)中，有的只有一個(gè)選項(xiàng)正確，有的有多個(gè)選項(xiàng)正確，全部選對(duì)得2分，選對(duì)但不全的得1分，有選錯(cuò)的得0分)1、硅中常見雜質(zhì)大多數(shù)分凝系數(shù)小于1。采用直拉法和區(qū)熔法制備硅單晶時(shí)，可實(shí)現(xiàn)提純，尤其是多次循環(huán)區(qū)熔。單就一次提純的去雜質(zhì)效果而言，(D)。A.兩方法區(qū)別不大B.兩方法均不太好C.區(qū)熔法較好D.直拉法較好2、分布重復(fù)曝光系統(tǒng)的優(yōu)點(diǎn)之一是其掩模圖形尺寸與實(shí)際圖形尺寸的比例可以大于1:1(稱為縮小圖形曝光)。原則上該比例越大分辨率越高，但實(shí)際曝光系統(tǒng)通常采用4:1或5:1，這是(C)折中的結(jié)果。A.分辨率與聚焦深度B.分辨率與對(duì)準(zhǔn)精度C.分辨率與曝光時(shí)間D.分辨率與對(duì)比度3、在給定氧化條件下，拋物線型速率常數(shù)與襯底晶向無關(guān)，而線性速率常數(shù)與晶體取向有關(guān)，這是因?yàn)?A、B)。A.拋物線型速率常數(shù)度量的是氧化劑穿過一層無序的非晶二氧化硅的擴(kuò)散B.線性速率常數(shù)與KS成正比，后者與單位晶面上能與氧化劑反應(yīng)的有效鍵密度有關(guān)C.拋物線型速率常數(shù)與KS成正比，后者與單位晶面上能與氧化劑反應(yīng)的有效鍵密度有關(guān)D.線性速率常數(shù)度量的是氧化劑穿過一層無序的非晶二氧化硅的擴(kuò)散4、高摻雜情況下的雜質(zhì)擴(kuò)散系數(shù)與雜質(zhì)濃度有關(guān)，總的擴(kuò)散系數(shù)是所有雜質(zhì)-空位復(fù)合體的擴(kuò)散系數(shù)之和，稱為(B)。A.本征擴(kuò)散系數(shù)B.非本征擴(kuò)散系數(shù)C.表觀擴(kuò)散系數(shù)D.非表觀擴(kuò)散系數(shù)5、摻雜雜質(zhì)在晶體內(nèi)的濃度分布可以采用多種方法進(jìn)行測(cè)量，其中(C)測(cè)量得到的是摻雜物的化學(xué)濃度，而不僅僅是電學(xué)濃度/載流子濃度。A.電容-電壓(C-V)法B.擴(kuò)展電阻法C.二次離子質(zhì)譜(SIMS)法D.掃描隧道顯微(STM)法6、CMOS電路中的完整器件通常并不是做在體硅上，而是做在一層很薄(2~4mm)的輕摻雜外延層上，目的是(A、B、D)。A.避免閂鎖效應(yīng)B.提供控制雜質(zhì)濃度分布的方法C.形成SOI隔離結(jié)構(gòu)D.使器件具有較好介質(zhì)完整性和較小漏電流7、在大規(guī)模集成電路制造中，濕法腐蝕已被干法刻蝕所替代，原因在于(B、C、D)。A.干法刻蝕的選擇性好B.干法腐蝕能達(dá)到較高分辨率C.干法刻蝕的各向異性好D.濕法腐蝕需大量腐蝕性試劑，對(duì)人體和環(huán)境有害8、平坦化工藝是現(xiàn)代集成電路制造中的重要工藝步驟，采用(A)可實(shí)現(xiàn)介質(zhì)和金屬表面的全局平坦化。姓名一、密封線內(nèi)不準(zhǔn)答題。二、姓名、學(xué)號(hào)不許涂改，否則試卷無效。三、考生在答題前應(yīng)先將姓名、學(xué)號(hào)、年級(jí)和班級(jí)填寫在指定的方框內(nèi)。四、試卷印刷不清楚。可舉手向監(jiān)考教師詢問。學(xué)號(hào)所在年級(jí)、班級(jí)裝訂注意意：線A.化學(xué)機(jī)械拋光(CMP姓名一、密封線內(nèi)不準(zhǔn)答題。二、姓名、學(xué)號(hào)不許涂改，否則試卷無效。三、考生在答題前應(yīng)先將姓名、學(xué)號(hào)、年級(jí)和班級(jí)填寫在指定的方框內(nèi)。四、試卷印刷不清楚。可舉手向監(jiān)考教師詢問。學(xué)號(hào)所在年級(jí)、班級(jí)裝訂注意意：線9、為了改善真空蒸發(fā)工藝的臺(tái)階覆蓋，可以在蒸發(fā)過程中(C、D)，增加原子的遷移能力。A.延長淀積時(shí)間B.增大氣體流量C.加熱晶片D.旋轉(zhuǎn)晶片10、考慮對(duì)描述雜質(zhì)擴(kuò)散運(yùn)動(dòng)的費(fèi)克定律應(yīng)用何種分析解時(shí)，可進(jìn)行以下判斷(A、C)。A.當(dāng)表面濃度為固溶度時(shí)，意味著該分布是余誤差分布B.當(dāng)表面濃度為固溶度時(shí)，意味著該分布是高斯分布C.當(dāng)表面濃度較低時(shí)，意味著該分布經(jīng)過長時(shí)間推進(jìn)過程，為高斯分布D.當(dāng)表面濃度較低時(shí)，意味著該分布經(jīng)過長時(shí)間推進(jìn)過程，為余誤差分布三、簡明回答下列問題(本大題共5小題，每小題8分，共40分)1、在利用柴可拉斯基法所生長的晶體中摻入硼原子，為何在尾端的硼原子濃度會(huì)比籽晶端的濃度高?答：硼在硅中的分凝系數(shù)為0.72，小于1，所以固相中硼在硅中的固溶度小于熔融硅中的固溶度。因此，會(huì)有過量的B原子留在熔融硅中，即熔融硅中硼的濃度會(huì)不斷增加。晶體的尾端在最后固化，所以尾端的硼原子濃度會(huì)比籽晶端的濃度高。2、解釋為何一般淀積多晶硅薄膜的溫度普遍較低，大約在600℃～650℃之間。答：這有兩個(gè)理由：一是使硅片的熱支出最小化，以降低摻雜擴(kuò)散和材料劣化。此外，在較低溫度下發(fā)生的氣相反應(yīng)較少，可以使薄膜更平整、粘附性更好。還有一個(gè)理由就是這樣得到的多晶硅晶粒較小，晶粒越細(xì)小，就越容易經(jīng)過光刻、刻蝕而得到光滑、均勻的邊緣。但是，若溫度低于575oC，則沉積速率太低。3、我們要在亞微米MOSFET的源極與漏極形成一個(gè)0.1μm重?fù)诫s的結(jié)．能選擇哪幾種摻雜?將其激活的方法有幾種?你會(huì)推薦哪一種?為什么?答：可以選擇多次注入及掩蔽、傾斜角度離子注入和高能量與大電流注入等方式。將其激活的方法包括傳統(tǒng)退火和快速熱退火等。由表面薄膜擴(kuò)散可以避免溝道效應(yīng)的問題。傾斜角度離子注入不能使用因?yàn)榇嬖陉幱皢栴}。如果使用低能離子注入，必須預(yù)先對(duì)硅進(jìn)行非晶化，以保證結(jié)的深度，還必須進(jìn)行快速熱退火。第2頁共3頁4、采用CVD和外延工藝制備薄膜時(shí)，反應(yīng)室中的氣流是比較復(fù)雜的。如果氣體流速U恒定，沿反應(yīng)室長度方向邊界層厚度(S)增大，氣體有效質(zhì)量傳輸系數(shù)(hG)降低，同時(shí)沿反應(yīng)室長度方向會(huì)發(fā)生源氣體耗盡，使薄膜生長速率逐漸降低，如何解決這一問題？答：傾斜基座：U-?dSˉ，hG-設(shè)定前后5~25°C溫度梯度：kS氣體由上部注入：hG-性能參數(shù)K=S器件尺寸1/K1/K閾值電壓1/S1/K電場(chǎng)K/S1柵電容1/K1/K漏極電流K/S21/K功率(每器件)K/S31/K2總耗能K3/S31晶體管數(shù)(每芯片)K2K25、器件尺寸按比例縮小是提高器件性能/價(jià)格比的有效途徑之一。R.Dennard在1974年提出“理想尺寸縮小策略”，即將所有尺寸參數(shù)除以K因子，電壓參數(shù)(柵、漏及閾值電壓)除以S因子。如果S=K=1.4~1.6，電場(chǎng)和總耗能保持不變，且耗盡層隨尺寸縮小而縮小，這是我們希望看到的結(jié)果。然而，這一策略實(shí)際上從來未被采用過，試舉一個(gè)原因說明為什么。答：如果閾值電壓值按照理想縮減策略里建議的那樣被降低，現(xiàn)在應(yīng)該早已降至毫伏級(jí)，這將帶來很多與噪音相關(guān)的問題，同時(shí)低閾值電壓會(huì)導(dǎo)致較大的漏電流。晶體管特性曲線四、計(jì)算題(本大題共3小題，每小題10分，共30分)1、為避免電遷移的問題，最大鋁導(dǎo)線的電流密度不得超過5×105A/cm2．假設(shè)導(dǎo)線長為2mm,寬為1μm，最小厚度為1μm，此外有20％的線在臺(tái)階上，該處厚度為0.5μm。試計(jì)算此線的電阻值。假設(shè)電阻率為3×10-6Ω·cm，姓名一、密封線內(nèi)不準(zhǔn)答題。二、姓名、學(xué)號(hào)不許涂改，否則試卷無效。三、考生在答題前應(yīng)先將姓名、學(xué)號(hào)、年級(jí)和班級(jí)填寫在指定的方框內(nèi)。四、試卷印刷不清楚?？膳e手向監(jiān)考教師詢問。學(xué)號(hào)所在年級(jí)、班級(jí)裝訂注意意：姓名一、密封線內(nèi)不準(zhǔn)答題。二、姓名、學(xué)號(hào)不許涂改，否則試卷無效。三、考生在答題前應(yīng)先將姓名、學(xué)號(hào)、年級(jí)和班級(jí)填寫在指定的方框內(nèi)。四、試卷印刷不清楚。可舉手向監(jiān)考教師詢問。學(xué)號(hào)所在年級(jí)、班級(jí)裝訂注意意：線=72Ω.限制電流I由允許的最大電流密度乘以較薄段的橫截面積而得到： I=5×105A/cm2×(10-4×0.5×10-4)=2.5×10-3A=2.5mA. 那么，鋁線兩端可承受的最大電壓為 =0.18V.2、(a)對(duì)波長為193nm的ArF準(zhǔn)分子激光光學(xué)光刻系統(tǒng)，其NA=0.65，k1=0.60，k2=0.50．此光刻機(jī)理論分辨率與聚焦深度為多少?(b)實(shí)際上我們可以如何修正NA、k1與k2參數(shù)來改善分辨率?(c)相移掩模版(PSM)技術(shù)通過改變哪一個(gè)參數(shù)而改善分辨率?解：(a)此光刻機(jī)理論分辨率為μm聚焦深度為=0.228μm(b)我們可以通過增加數(shù)值孔徑NA來提高分辨率，也可以采用分辨率增強(qiáng)技術(shù)opt(RET)如光學(xué)鄰近校正(OPC)和相位移掩模版(PSM)方法，還可以開發(fā)新的光刻膠以提供更低的k1和更高的k2來得到更高的分辨率和更好的聚焦深度。(c)相位移掩模版(PSM)方法是通過改變k1來提高分辨率的。3、CMOS中的p阱的形成。要求表面濃度Cs=4×1017cm-3，結(jié)深xj=3μm。已知襯底濃度為CB=1×1015cm-3。解：1）假設(shè)離子