NiOSIISOPC嵌入式系統(tǒng)基礎(chǔ)教程課件

第2章

SOPC硬件開發(fā)環(huán)境及流程

第2章

SOPC硬件開發(fā)環(huán)境及流程2.1SOPC開發(fā)流程和開發(fā)工具SOPC設(shè)計包括硬件和軟件兩部分。硬件設(shè)計：基于QuartusII和SOPCBuilder

軟件設(shè)計：基于NiosIIIDE

仿真：ModelSimDSP的開發(fā):Matlab和DSPBuilder開發(fā)環(huán)境：

QuartusII6.0(8.0)SOPCBuilder6.0(8.0)NiosIIIDE6.0(8.0)

基于CycloneII的SOPC開發(fā)板2.1SOPC開發(fā)流程和開發(fā)工具SOPC設(shè)計包括硬件和軟件

Quartus完成NiosII整個系統(tǒng)的設(shè)計、分析、綜合、硬件優(yōu)化和適配配置文件編程下載、硬件系統(tǒng)測試

SOPCBuilderNIOSII系統(tǒng)硬件開發(fā)環(huán)境實現(xiàn)NiosII系統(tǒng)配置和生成NiosII系統(tǒng)相關(guān)的監(jiān)控和軟件調(diào)試平臺的生成

IDE完成基于NiosII系統(tǒng)的軟件開發(fā)和調(diào)試將FPGA配置信息寫入Flash或者EPCSSOPCBuilderNiosIIIDEQuartusII8.0AlteraSOPCBuilderNiosIIIDEQuartus

名詞解釋-與SOPC相關(guān)的名詞QuartusII:Altera公司的第四代可編程邏輯器件集成開發(fā)環(huán)境，提供從設(shè)計輸入到器件編程的全部功能。QuartusII?QuartusII5.0軟件界面雙擊QuartusII圖標名詞解釋-與SOPC相關(guān)的名詞QuartusII:Qu

名詞解釋-與SOPC相關(guān)的名詞SOPCBuilder:功能強大的基于圖形界面的片上系統(tǒng)定義和定制工具。SOPCBuilder庫中包括處理器和大量的IP核及外設(shè)。SOPCBuilder包含在QuartusII軟件中

SOPCBuilder?啟動:QuartusII→Tools→SOPCBuilder名詞解釋-與SOPC相關(guān)的名詞SOPCBuilder:

名詞解釋-與SOPC相關(guān)的名詞NiosII:NiosII系列嵌入式處理器的基本軟件開發(fā)工具。所有軟件開發(fā)任務(wù)都可以NiosIIIDE下完成，包括編輯、編譯和調(diào)試程序。

NiosIIIDE軟件界面NiosIIIDE?雙擊NiosIIIDE圖標名詞解釋-與SOPC相關(guān)的名詞NiosII:NiosModelSim：HDL仿真軟件，對設(shè)計的硬件系統(tǒng)進行RTL級的仿真。DSPBuilder：Altera公司的數(shù)字信號處理軟件，實現(xiàn)算法和硬件的無縫過渡，可以在Matlab的Simulink中完成算法的仿真、驗證，后通過SignalCompiler將模型文件轉(zhuǎn)換成硬件描述語言。ModelSim：HDL仿真軟件，對設(shè)計的硬件系統(tǒng)進行RTL采用NIOSII處理器設(shè)計嵌入式系統(tǒng)的流程：

1.分析系統(tǒng)需求說明，包括功能需求和性能要求等；

2.建立QuartusII工程，建立頂層實體；

3.SOPCBuilder生成用戶定制的系統(tǒng)模塊（NIOSII+？）

4.將NIOSII系統(tǒng)模塊集成到硬件工程中，添加一些模塊，可以是

Altera公司提供的LPM(logicprogrammablemodule)宏功能塊或用戶自己定制的模塊；

5.在頂層實體中，將NIOSII系統(tǒng)模塊、Altera的LPM或用戶自定義的邏輯模塊連接起來；2.1SOPC開發(fā)流程和開發(fā)工具采用NIOSII處理器設(shè)計嵌入式系統(tǒng)的流程：2.1SOP6.分配引腳(Tcl腳本語言)和編譯工程，編譯生成系統(tǒng)的硬件配置文件.sof和.pof文件；（二者區(qū)別：SRAM\EEPROM）

7.下載工程，將配置文件下載到開發(fā)板上進行驗證；（可選）

8.使用IDE開發(fā)環(huán)境進行軟件開發(fā)

9.編譯軟件工程，生成可執(zhí)行文件.elf;10.調(diào)試程序，將硬件配置文件下載到開發(fā)板，將可執(zhí)行文件下載到RAM，軟硬件協(xié)同工作。6.分配引腳(Tcl腳本語言)和編譯工程，編譯生成系每個開發(fā)過程開始時都應(yīng)建立一個工程，QuartusII是以工程的方式對設(shè)計過程進行管理。在工程中建立頂層模塊文件.bdf相當于傳統(tǒng)電路設(shè)計中的電路板（PCB）。SOPC開發(fā)流程簡圖分析系統(tǒng)需求NiosII內(nèi)核&標準外設(shè)定制指令&定制外設(shè)邏輯硬件抽象層(HAL)&外設(shè)驅(qū)動程序用戶C/C++應(yīng)用程序代碼和定制的庫自定義的功能模塊建立QuartusII工程，建立頂層圖*.bdf打開SOPCBuilder定義和生成系統(tǒng)集成SOPC生成的系統(tǒng)到QuartusII工程使用NiosIIIDE開發(fā)軟件Altera的LPM模塊連接各功能模塊選擇FPGA型號并進行管腳分配進行編譯選項設(shè)置編譯硬件系統(tǒng)生成配置文件sof編譯軟件生成可執(zhí)行文件elf在目標板上下載可執(zhí)行軟件到NiosII系統(tǒng)下載配置文件到FPGA器件在目標板上運行/調(diào)試軟件調(diào)試好的硬件和軟件在IDE中使用ISS運行/調(diào)試軟件設(shè)置軟件運行硬件環(huán)境屬性使用IDE編程工具燒寫配置文件和軟件代碼在SOPCBuilder中添加需要的功能模塊（NiosII及其標準外設(shè)模塊），完成后生成一個系統(tǒng)模塊。如果需要，用戶可以定制指令和外設(shè)邏輯。(可參考第8章)在進行SOPC開發(fā)之前，首先必須確定系統(tǒng)的需求:如系統(tǒng)需求的性能、CPU軟核類型（硬件乘法器？）外圍器件和數(shù)量、需要的帶寬和吞吐量、需求的接口類型以及DMA通道數(shù)量等。每個開發(fā)過程開始時都應(yīng)建立一個工程，QuartusII是以SOPC開發(fā)流程簡圖分析系統(tǒng)需求NiosII內(nèi)核&標準外設(shè)定制指令&定制外設(shè)邏輯硬件抽象層(HAL)&外設(shè)驅(qū)動程序用戶C/C++應(yīng)用程序代碼和定制的庫自定義的功能模塊建立QuartusII工程，建立頂層圖*.bdf集成SOPC生成的系統(tǒng)到QuartusII工程使用NiosIIIDE開發(fā)軟件Altera的LPM模塊連接各功能模塊選擇FPGA型號并進行管腳分配進行編譯選項設(shè)置編譯硬件系統(tǒng)生成配置文件sof編譯軟件生成可執(zhí)行文件elf在目標板上下載可執(zhí)行軟件到NiosII系統(tǒng)下載配置文件到FPGA器件在目標板上運行/調(diào)試軟件調(diào)試好的硬件和軟件在IDE中使用ISS運行/調(diào)試軟件設(shè)置軟件運行硬件環(huán)境屬性在QuartusII軟件中包含了大量的Altera公司提供的LPM功能模塊，相當與傳統(tǒng)設(shè)計中除處理器以外的邏輯芯片(如74系列)；打開SOPCBuilder定義和生成系統(tǒng)在頂層模塊中，分別將SOPCBuilder生成的系統(tǒng)模塊、LPM功能模塊以及用戶自定義功能模塊添加到頂層模塊中;然后將各個功能模塊用連線連起來組成系統(tǒng)功能原理圖。這個兩過程類似傳統(tǒng)電路設(shè)計中，將所有要使用的芯片焊接到電路板上，然后通過PCB上的連線將各個芯片連接起來，組成電路系統(tǒng)。

使用IDE編程工具燒寫配置文件和軟件代碼根據(jù)系統(tǒng)要求，設(shè)計自己的邏輯功能模塊。并在頂層模塊中使用；SOPC開發(fā)流程簡圖分析系統(tǒng)需求NiosII內(nèi)核&標準外設(shè)定SOPC開發(fā)流程簡圖分析系統(tǒng)需求NiosII內(nèi)核&標準外設(shè)定制指令&定制外設(shè)邏輯硬件抽象層(HAL)&外設(shè)驅(qū)動程序用戶C/C++應(yīng)用程序代碼和定制的庫自定義的功能模塊建立QuartusII工程，建立頂層圖*.bdf集成SOPC生成的系統(tǒng)到QuartusII工程使用NiosIIIDE開發(fā)軟件Altera的LPM模塊連接各功能模塊選擇FPGA型號并進行管腳分配進行編譯選項設(shè)置編譯硬件系統(tǒng)生成配置文件sof編譯軟件生成可執(zhí)行文件elf在目標板上下載可執(zhí)行軟件到NiosII系統(tǒng)下載配置文件到FPGA器件在目標板上運行/調(diào)試軟件調(diào)試好的硬件和軟件在IDE中使用ISS運行/調(diào)試軟件設(shè)置軟件運行硬件環(huán)境屬性打開SOPCBuilder定義和生成系統(tǒng)為系統(tǒng)原理圖，選擇載體并為各個輸入輸出信號分配管腳；設(shè)置編譯選項，從而讓編譯器按照用戶設(shè)定來進行編譯；編譯系統(tǒng)生成硬件系統(tǒng)的配置文件*.sof和*.pof。編譯系統(tǒng)是一個非常復(fù)雜的過程，包括優(yōu)化邏輯的組合、綜合邏輯、適配FPGA、布線以及時序分析等步驟。使用IDE編程工具燒寫配置文件和軟件代碼SOPC開發(fā)流程簡圖分析系統(tǒng)需求NiosII內(nèi)核&標準外設(shè)定SOPC開發(fā)流程簡圖分析系統(tǒng)需求NiosII內(nèi)核&標準外設(shè)定制指令&定制外設(shè)邏輯硬件抽象層(HAL)&外設(shè)驅(qū)動程序用戶C/C++應(yīng)用程序代碼和定制的庫自定義的功能模塊建立QuartusII工程，建立頂層圖*.bdf集成SOPC生成的系統(tǒng)到QuartusII工程使用NiosIIIDE開發(fā)軟件Altera的LPM模塊連接各功能模塊選擇FPGA型號并進行管腳分配進行編譯選項設(shè)置編譯硬件系統(tǒng)生成配置文件sof編譯軟件生成可執(zhí)行文件elf在目標板上下載可執(zhí)行軟件到NiosII系統(tǒng)下載配置文件到FPGA器件在目標板上運行/調(diào)試軟件調(diào)試好的硬件和軟件在IDE中使用ISS運行/調(diào)試軟件設(shè)置軟件運行硬件環(huán)境屬性打開SOPCBuilder定義和生成系統(tǒng)軟件開發(fā)也可以在SOPCBuilder

生成系統(tǒng)模塊后立即進行！(。PTF文件：硬件系統(tǒng)配置)與傳統(tǒng)軟件開發(fā)類似，唯一不同在于系統(tǒng)是自己定制的，所受局限?。∈褂肐DE編程工具燒寫配置文件和軟件代碼SOPC開發(fā)流程簡圖分析系統(tǒng)需求NiosII內(nèi)核&標準外設(shè)定SOPC開發(fā)流程簡圖分析系統(tǒng)需求NiosII內(nèi)核&標準外設(shè)定制指令&定制外設(shè)邏輯硬件抽象層(HAL)&外設(shè)驅(qū)動程序用戶C/C++應(yīng)用程序代碼和定制的庫自定義的功能模塊建立QuartusII工程，建立頂層圖*.bdf集成SOPC生成的系統(tǒng)到QuartusII工程使用NiosIIIDE開發(fā)軟件Altera的LPM模塊連接各功能模塊選擇FPGA型號并進行管腳分配進行編譯選項設(shè)置編譯硬件系統(tǒng)生成配置文件sof編譯軟件生成可執(zhí)行文件elf在目標板上下載可執(zhí)行軟件到NiosII系統(tǒng)下載配置文件到FPGA器件在目標板上運行/調(diào)試軟件調(diào)試好的硬件和軟件在IDE中使用ISS運行/調(diào)試軟件設(shè)置軟件運行硬件環(huán)境屬性打開SOPCBuilder定義和生成系統(tǒng)

設(shè)置好軟件運行的硬件環(huán)境屬性后，便可進行編譯、鏈接和調(diào)試、運行程序。對用戶程序進行編譯，生成可執(zhí)行文件*.elf。

在IDE的指令集仿真器(ISS)上仿真軟件和運行/調(diào)試軟件。(可選)

將配置文件.sof下載到FPGA，將可執(zhí)行文件.elf下載到RAM。

在目標板上反復(fù)調(diào)試軟件。

直到硬件和軟件設(shè)計都達到設(shè)計要求。

最后利用IDE的編程工具將配置文件燒寫到FPGA的配置芯片或Flash，將可執(zhí)行文件*.elf編程到Flash中使用IDE編程工具燒寫配置文件和軟件代碼SOPC開發(fā)流程簡圖分析系統(tǒng)需求NiosII內(nèi)核&標準外設(shè)定SOPC硬件開發(fā)流程

從開發(fā)套件提供的外設(shè)列表中選取合適的CPU、存儲器及外圍器件,定制和配置其功能；

分配外設(shè)地址及中斷號；設(shè)定復(fù)位地址；

生成系統(tǒng)。

添加用戶自身定制指令邏輯到NiosII內(nèi)核加速CPU性能

添加用戶自己設(shè)計的IP模塊。

編譯，綜合，布局布線，從

HDL源文件綜合成一個適合目標器件網(wǎng)表，生成FPGA

配置文件(.sof)；

用下載電纜將配置文件下載到目標板。調(diào)試完成后，將硬件配置文件下載到目標板的非易失存儲器(如flash)。SOPC硬件開發(fā)流程從開發(fā)套件提供的外設(shè)列表中選取合適的2.2SOPC硬件開發(fā)實例電子鐘的設(shè)計第一步是要進行需求分析，建立系統(tǒng)在液晶屏上顯示日期、時間；可以設(shè)置日期、時間；

根據(jù)系統(tǒng)要求，設(shè)計要用到的外圍器件

LCD：電子鐘顯示屏幕；按鍵：電子鐘設(shè)置功能鍵；

Flash存儲器：存儲軟、硬件程序；

SRAM存儲器：程序運行時將其導入SRAM。根據(jù)所用到的外設(shè)、功能以及開發(fā)板的配置，在SOPCBuilder中建立系統(tǒng)要添加的模塊包括

NiosIICPU、定時器、按鍵PIO、LCD控制器、AVALON三態(tài)橋、外部RAM接口、外部Flash接口。2.2SOPC硬件開發(fā)實例電子鐘的設(shè)計2.2.1創(chuàng)建工程進行完需求分析之后，進行硬件系統(tǒng)的創(chuàng)建。首先必須建立一個QuartusII的工程，步驟如下：

1.啟動QuartusII軟件；

2.選擇File菜單

NewProjectWizard，出現(xiàn)Introduction頁面，該頁面介紹所要完成的具體任務(wù)，點擊next。2.2SOPC硬件開發(fā)實例2.2.1創(chuàng)建工程進行完需求分析之后，進行硬件系統(tǒng)的創(chuàng)建。2.2.1創(chuàng)建工程2.2.1創(chuàng)建工程2.2.1創(chuàng)建工程注意1：工程名和頂層實體名字一致注意2：路徑、工程名、頂層實體名均為英文3.目錄、頂層實體名和工程名2.2.1創(chuàng)建工程注意1：注意2：3.目錄、頂層實體名和2.2.1創(chuàng)建工程4.可以為工程添加先期已經(jīng)輸入的設(shè)計文件，指定用戶自定義的元件庫的路徑。2.2.1創(chuàng)建工程4.可以為工程添加先期已經(jīng)輸入的設(shè)計文件2.2.1創(chuàng)建工程5.指定目標器件，根據(jù)開發(fā)板使用的器件來選擇。注意3：器件型號CycloneIIEP2C35F672C82.2.1創(chuàng)建工程5.指定目標器件，根據(jù)開發(fā)板使用的器件2.2.1創(chuàng)建工程6.指定在QuartusII之外的用于設(shè)計輸入、綜合、仿真、時序分析的第三方EDA工具。(PrecisionSynthesis\Synplify等)2.2.1創(chuàng)建工程6.指定在QuartusII之外7.新工程的信息。在設(shè)計的過程中，還可以通過菜單assignment

Settings來對這些配置進行修改。7.新工程的信息。在設(shè)計的過程中，還可以通過菜單a8.點擊Finish按鈕，QuartusII自動會打開這個工程，可以看到頂層實體名出現(xiàn)在工程導航窗口中。NiOSIISOPC嵌入式系統(tǒng)基礎(chǔ)教程課件2.3創(chuàng)建NiosII系統(tǒng)模塊創(chuàng)建頂層實體創(chuàng)建NiosII系統(tǒng)模塊：NIOSII嵌入式處理器，添加、配置系統(tǒng)的外設(shè)IPNiosII系統(tǒng)模塊+其他片上邏輯+用戶邏輯:加入頂層實體2.3創(chuàng)建NiosII系統(tǒng)模塊創(chuàng)建頂層實體2.3.1創(chuàng)建頂層實體（1）選擇File

New；在DeviceDesignFile頁中，選擇BlockDiagram／SchematicFile，即原理圖文件(也可以選擇硬件描述語言的文件形式),單擊OK。2.3.1創(chuàng)建頂層實體（1）選擇FileNew；在Dev2.3.1創(chuàng)建頂層實體（2）選擇File

SaveAs，顯示的目錄為之前設(shè)置的工程目錄，文件名為之前設(shè)置的頂層實體名.2.3.1創(chuàng)建頂層實體（2）選擇FileSaveAs2.3.2創(chuàng)建NiosII系統(tǒng)模塊

使用工具:SOPCBuilderNiosII系統(tǒng)模塊：NiosII處理器和相關(guān)的系統(tǒng)外設(shè)。創(chuàng)建系統(tǒng)模塊的流程:先創(chuàng)建一個系統(tǒng)，然后添加NiosIICPU和外設(shè)IP，生成實例或者模塊，加入到工程的頂層實體。SOPCBuilder2.3.2創(chuàng)建NiosII系統(tǒng)模塊使用工具:SOP2.3.2創(chuàng)建NiosII系統(tǒng)模塊一、創(chuàng)建系統(tǒng)啟動SOPCBuilder（Tools

SOPCBuilder）注意4：系統(tǒng)名稱2.3.2創(chuàng)建NiosII系統(tǒng)模塊一、創(chuàng)建系統(tǒng)注意4：二、設(shè)置系統(tǒng)主頻和指定目標FPGA設(shè)置系統(tǒng)的時鐘頻率版本6.0：在Target欄中的Board部分指定核心開發(fā)板——CycloneII（EP2C35）。（IDE:flash器件編程）版本8.0：在DeviceFamily選擇CycloneII。（注意5?。┒⒃O(shè)置系統(tǒng)主頻和指定目標FPGA三、加入NiosIICPU和IP模塊首先加入NiosII軟核1.AvalonComponents下面選擇NiosIIProcessor；2.雙擊或者右鍵Add，出現(xiàn)NiosIICPU的配置向?qū)⒓尤隢iosIICPU和IP模塊根據(jù)需要選擇NiosII核HardwareMultiply選擇none，不選擇HardwareDivide

注意6：EmbeddedMultipliers：使用專門的內(nèi)嵌硬件乘法單元（乘法速度最快）。②LogicElements，使用邏輯單元也就是FPGA中的查找表（速度較慢）。③None：只能通過軟件模擬乘法，速度最慢。

根據(jù)需要選擇NiosII核點擊Next，進入緩存設(shè)置窗口；可設(shè)InstructionCache為4Kbytes，DataCache2Kbytes點擊Next，進入緩存設(shè)置窗口；AdvancedFeatures設(shè)置不選擇Includecpu_resetrequestandcpu_resettakensignals（注意7：resetrequest—該復(fù)位信號僅復(fù)位處理器。處理器在收到該信號后，先執(zhí)行完流水線的所有指令，然后進入復(fù)位狀態(tài)。處理器在復(fù)位完成后會使cpu_resettaken信號生效一個時鐘周期）點擊Next進入MMUandMPU設(shè)置。(Quartus8.0)(注意8:存儲器管理單元MMU和存儲器保護單元MPU)AdvancedFeatures設(shè)置JTAG調(diào)試級別選擇選擇Level1：該級別支持軟件的斷點調(diào)試。

JTAG調(diào)試模塊要占用較多的邏輯資源，系統(tǒng)調(diào)試完畢了可以選用NoDebuggerJTAG調(diào)試級別選擇自定義指令的設(shè)置，不作任何的設(shè)置。點擊Finish完成NIOSII處理器的添加處理器的編輯和修改自定義指令的設(shè)置，不作任何的設(shè)置。點擊Finish完成NIO添加其它外設(shè)IP模塊除了NiosIICPU，電子鐘設(shè)計需要添加的IP模塊包括：TimerButtonPIOLCD控制器ExternalSRAM總線ExternalFlash總線ExternalSRAM接口ExternalFlash接口添加其它外設(shè)IP模塊除了NiosIICPU，電子鐘設(shè)計需

1.添加定時器（1）如圖選IntervalTimer并雙擊，向?qū)Т翱诔霈F(xiàn)；(注意9)

（2）配置定時器，點Finish，完成定時器的添加?？芍孛?。1.添加定時器（2）配置定時器，點Finish，完成

2.添加ButtonPIO

（1）在BasicSettings，設(shè)width？direction？（2）在InputOptions，EdgeCaptureRegister選中

SynchronouslyCapture，選擇EitherEdge；（3）點擊Finish完成，重命名2.添加ButtonPIO

3.添加LCD控制器（1）如圖選CharacterLCD(Optrex16027)，雙擊。（注意10）（2）ModuleName下出現(xiàn)，lcd_16027_0;（3）將其重命名lcd_display。3.添加LCD控制器4.添加外部RAM接口（1）如圖單擊Add，出現(xiàn)SSRAM（CypressCY7C1380C）向?qū)В?）設(shè)置ReadLatency和MemorySize

（3）Finish完成，重命名為ext-ssram。4.添加外部RAM接口5.添加外部閃存接口（1）前圖雙擊，外部flash接口；（2）在Attributes中，Presets列表中選擇相應(yīng)的flash。（3）若所使用Flash沒有在列表中：自定義寬度和時序5.添加外部閃存接口6.添加外部RAM和flash總線（Avalon三態(tài)總線橋）

NiosII系統(tǒng)與外部存儲器通信，要在Avalon總線和外部存儲器之間加入Avalon三態(tài)橋。

(1)如圖選擇AvalonTri-StateBridge，點擊Add，出現(xiàn)向?qū)В?/p>

(2)Registered選項默認為選中；重命名為ext_ssram_bus;(3)再添加一個Avalon三態(tài)總線橋，重命名為ext_flash_bus.6.添加外部RAM和flash總線（Avalon三態(tài)總7.NiosII系統(tǒng)的連接(注意11)所有添加的IP連接是系統(tǒng)自動完成的。對于三態(tài)橋和外部存儲器接口的連接，系統(tǒng)的自動連接可能和用戶的開發(fā)板不匹配，用戶需要進行手動的更改。主要是外部RAM接口要和RAM的三態(tài)橋連接，外部的Flash接口要和flash的三態(tài)橋連接。針對用的開發(fā)板的情況進行的設(shè)置，實驗用的開發(fā)板SRAM和flash沒有使用共用的數(shù)據(jù)線和地址線。

所以必須為它們分別添加一個三態(tài)橋。7.NiosII系統(tǒng)的連接(注意11)NiOSIISOPC嵌入式系統(tǒng)基礎(chǔ)教程課件2.3.3分配IP模塊的地址和中斷號SOPCBuilder為各個IP模塊分配了一個默認的基地址，用戶可以改變這些地址。如果分配的地址出現(xiàn)沖突，如下：2.3.3分配IP模塊的地址和中斷號SOPCBuilder（1）自動分配地址：System菜單的AutoAssignBaseAddress（2）手動分配地址：Flash外設(shè)的Base欄，將地址改為0x0，如果沖突SOPCBuilder會出現(xiàn)錯誤的提示。（3）鎖定地址：選擇Module菜單中的LockBaseAddress

（4）手動修改外設(shè)的中斷號：號越小，優(yōu)先級越高（5）自動分配中斷號：選擇System菜單中的AutoAssignIRQs。

建議采用手動的分配。（1）自動分配地址：System菜單的AutoAssign注意：!!注意：!!2.3.4配置NIOSII系統(tǒng)ResetAddress：選擇存放BootLoader的存儲器和設(shè)置BootLoader在存儲器中的偏移。選擇ext_flash，偏移選擇默認；ExceptionAddress：選擇存放異常向量表存放的存儲器和異常向量表在存儲器偏移,選擇ext_ssram，偏移選擇默認；2.3.4配置NIOSII系統(tǒng)ResetAddres2.3.5生成NIOSII并加入到工程中單擊SystemGeneration若選中Simulation，生成用于仿真的相應(yīng)的文件。點Generate，SOPCBuilder提示生成系統(tǒng)的進程，需3-4分鐘2.3.5生成NIOSII并加入到工程中單擊System系統(tǒng)生成完成后，SOPCBuilder為這個定制的NIOSII系統(tǒng)模塊創(chuàng)建了一個符號，NiosII系統(tǒng)再加入到工程中：（1）打開頂層實體（BDF），任意處雙擊，出現(xiàn)Symbol對話框（2）在Symbol對話框中單擊Project來展開工程目錄，其下出現(xiàn)

NIOS2，選中它，右側(cè)出現(xiàn)了系統(tǒng)的符號表示；（3）點OK，NIOS2出現(xiàn)在BDF窗口中，創(chuàng)建的系統(tǒng)加入到工程

系統(tǒng)生成完成后，SOPCBuilder為這個定制的NIOS2.3.6加入引腳和嵌入式鎖相環(huán)嵌入式鎖相環(huán)有兩個時鐘輸出，一個輸出SSRAM提供時鐘，另一個時鐘的輸出為NIOSIICPU提供時鐘.加嵌入式鎖相環(huán)步驟如下：(1)點擊Tools

MegaWizardPlug-InManager，出現(xiàn)MegaWizardPlug-InManager向?qū)Т翱?點擊next2.3.6加入引腳和嵌入式鎖相環(huán)嵌入式鎖相環(huán)有兩個時鐘輸出IO下面選擇ALTPLL，器件選擇CycloneII，輸出文件類型選擇VHDL，文件名為ssram_pllIO下面選擇ALTPLL，器件選擇CycloneII，輸出NiOSIISOPC嵌入式系統(tǒng)基礎(chǔ)教程課件NiOSIISOPC嵌入式系統(tǒng)基礎(chǔ)教程課件引腳添加（1）頂層實體的bdf窗口的空白處雙擊鼠標，出現(xiàn)Symbol添加窗口，選擇pin，選擇相應(yīng)類型的引腳，點擊OK。（2）點擊bdf窗口的空白處，即將引腳加入到了工程中。（3）重復(fù)上面的步驟添加為各個端口添加相應(yīng)類型的引腳。（4）命名引腳方法：雙擊引腳的“pin_name“，對其編輯。對于總線型的引腳，引腳名稱+總線位數(shù)：如ddr_a[12..0]引腳添加將嵌入式鎖相環(huán)和系統(tǒng)模塊等連接起來，將引腳連接到相應(yīng)的端口上。將嵌入式鎖相環(huán)和系統(tǒng)模塊等連接起來，將引腳連接到相應(yīng)的端口上2.4設(shè)計優(yōu)化設(shè)計優(yōu)化：節(jié)省占用FPGA的面積和提高系統(tǒng)速度。“面積”；“速度”是指設(shè)計的系統(tǒng)在目標芯片上穩(wěn)定運行時能夠達到的最高頻率2.4設(shè)計優(yōu)化設(shè)計優(yōu)化：節(jié)省占用FPGA的面積和提高系統(tǒng)速度1.面積與速度的優(yōu)化選擇Assignment菜單下的Settings命令在Analysis&SynthesisSettings:OptimizationTechniques欄中，有Speed、Balanced和Area3種優(yōu)化選擇，Balanced是軟件缺省的優(yōu)化選擇。1.面積與速度的優(yōu)化選擇Assignment菜單下的Set2.時序約束與設(shè)置選擇Settings下面的TimingAnalysisSettings選擇ClassicTimingAnalyzerSettings?？梢愿鶕?jù)目標芯片的特性及PCB板走線的實際情況，給出設(shè)計需要滿足的時鐘頻率、建立時間、保持時間和傳輸延遲時間等參數(shù)。簡單應(yīng)用，不需要！2.時序約束與設(shè)置選擇Settings下面的Timing2.5編譯QuartusII編譯器由一系列處理模塊組成包括:分析與綜合、適配、匯編和時序分析等。編譯設(shè)置：合理編譯的設(shè)置可以提高工程編譯的速度，優(yōu)化器件的資源利用，甚至降低系統(tǒng)的功耗??！編譯之前須對未使用的引腳做設(shè)置：將未使用的引腳設(shè)置成Asinputs，tri-stated。2.5編譯QuartusII編譯器由一系列處理模塊組成！步驟（注意）：（1）在Settings對話框中的Device中，單擊DeviceandPinOptions，出現(xiàn)DeviceandPinOptions。（2）單擊UnusedPins，在Reserveallunusedpins下選擇，Asinputs，tri-stated。步驟（注意）：（1）在Settings對話框中的Devic2.5.1引腳分配引腳分配：使編譯器能把設(shè)計的信號分配到目標器件上的特定引腳上。兩種引腳分配方法：第一種：使用AssignmentsEditor或pins或pinplanner第二種：使用TCL腳本一次性分配所有的引腳2.5.1引腳分配引腳分配：使編譯器能把設(shè)計的信號分配到目

（1）選Assignments菜單中的pins或pinplanner或

AssignmentsEditor。（2）在NodeName下輸入引腳名稱，在Location選擇相應(yīng)的引腳。（3）選擇File

Save保存分配。

這種分配方法效率較低，適合較少管腳的分配。1.AssignmentsEditor（1）選Assign