MT6737仿真經(jīng)驗總結(jié)

1除了第一次接手的新平臺，成熟平臺（如MT6737,MT6735等）的MMD導(dǎo)入建議復(fù)用以前的項目的走線，因為實際做項目時鋪銅和走線間距為 0.1MM（4mil）,而MTK給出的參考MMD為0.075MM（3mil）,導(dǎo)入后還得部分編輯才能通過SI仿真。2仿真時間規(guī)劃應(yīng)該是導(dǎo)入MMD后進(jìn)行，不要等走完線再進(jìn)行，因為如果走完先發(fā)去仿真PI部分沒PASS而導(dǎo)致電容群和電源管理器部分布局大改動，這樣該部分走線又得大改而浪費(fèi)時間！3仿真前要做一下檢查：a檢查PADS中DESIGNOPTION中字體編碼設(shè)置（textencoding）是否為WesternEuropean,所有COPPERPOUR有沒有FLOOD;b間距和聯(lián)通性檢查，間距檢查時保證整個PCB沒有短路點，因為PCB出現(xiàn)短路，MTK的系統(tǒng)是拒絕仿真的；聯(lián)通性檢查時保證MMD部分所有網(wǎng)絡(luò)聯(lián)通c檢查DDR電源，BB供電的三大電源VPROC,VCORE,VLTE走線線寬是否滿足要求，大小過孔是否足夠多 （正常BB供電的三大電源是六個大孔即埋孔， 18個小孔即盲孔）d檢查MMD的電容群部分的地完整性是否夠好，是否有足夠的大孔即埋孔到L3層主地，檢查DDR電源所有濾波電容是否連接到主地，給BB供電的三大電源和DDR電源的芯片引腳附近的地腳是否連接到主地；eVBAT輸入部分給MT6328芯片里各個BUCKS和LDO的濾波電容的地是否做到單點接地，這些電容跟 MT6328的相應(yīng)電源腳間的走線，單獨接地地線線寬是否夠?qū)?，過孔是否足夠，見如下電路：=?r曇=?r曇不過正常這里應(yīng)該沒問題，主要是看會不會掉孔，單點接地KEEPOU有沒做好！4在MTK網(wǎng)頁上自主仿真有個技巧要掌握，這個技巧就是不能讓仿真完全PASS特別是PI，（這樣做的原因是MTKS真平臺設(shè)置了限制，即某項目如果仿真PASS就會再給3次仿真機(jī)會即關(guān)閉該項目仿真，）意思是經(jīng)過第一次仿真后沒有PASS就可以清楚PI,SI仿真有哪些項目通過了，哪些項目沒通過，然后后續(xù)提仿真前故意更改文件讓SI或PI部分項目不能通過，比如，第一次仿真SI部分全PASSPI有部分項目沒PASS然后第二次仿真前，故意更改DDR某根走線使得SI仿真不通過；后續(xù)仿真SI，PI一起提仿真，重點關(guān)注PI沒PASS部分項目，努力使其PASS后把原來改動部分恢復(fù)原樣，不再提仿真就 0K如果第一次SI仿真已經(jīng)PASS只剩PI，就更改文件使得PI某個已經(jīng)PASS部分項目不再PASS比如反饋部分通過了，就故意把反饋線斷開，后續(xù)更改文件使得第一次沒PASS部分項目通過即可。SI部分仿真比較容易通過，如果是成熟平臺就是復(fù)用之前同平臺項目的 MMD部分走線就可以了；如果是第一次接手的新平臺，按 MTK仿真平臺給出的提示看，那部分線有問題，刪掉重新復(fù)用MTK合的MMD卩可。PI部分仿真有時候比較難PASS首先了解下PI仿真的項目。PI仿真分為兩大部分，一為PI_AP部分,二為PI_PMIC,按電路原理來說，第二部分為手機(jī)總電源（即電池過來的VBAT輸入給MT6328的電源仿真；第一部分即是經(jīng)過MT6328處理后輸出給BB的電源的仿真。見下面截圖：PI胛章PIPMICPlR(FB->AP|CMckZ(PON)ChwkIRDfwpfPMIG^AF)ChvoicFailDornaiisOKOKOKOKOK□cmamR(PM(C->AP)rmOhm]mFB->AP|(mahrnJZtAIOM{mOhrniZOtTDM{mOlwnjZ^IOOM(mohm)KBSUltspec.RMUltSpK.Resultspec.Reiultspec.R??urtspec.CPU：VFRCCWFROCPMU8.3J-120□1560.7N/AIN/A161023200N隔NJACDraE：VCORE#VCOREPMU10-103250119073467335IM/AN/AN區(qū)NJALTE-VLTE#VLTE_Pf>1U214G6250117079348€100fJ/AN/AN/ADOR'VENIttOVDDI2_EMl1511150NZAWAiN/Aihl/A175191200R(PMIC->AP)(mOhm)R(FB->AP){mahmjL(nH|inOroop{%)DomainResultspec.Re&uitResultspec”Resultspec.RFVRF#VRFl8_n_PMU154784200WAN/AP_AP-P1_PMGLoopIMuctinnChKhAHHrlH4UCt3IKMChMNGroundlnducUiw?CtiackFA4□KOKOKL_pwr^3M{HHJL』FK3趙3M(nH)DonumSPK.Hvtun5pK-■an■■PI_PMIC部分：這部分如果沒有PASS處理方法有：1看沒PASS部分對應(yīng)列表中的電源或地，加大相應(yīng)的電源或單點接地線寬，增加過孔可以解決； 2想辦法把沒PASS部分電源的輸入濾波電容靠近芯片MT6328這個是最有效辦法；3再不行，可以考慮更改PCB疊層結(jié)構(gòu)，與版廠聯(lián)系。PI_AP部分：這里分兩大塊，R（阻值）和Z（阻抗）部分。AR（阻值）R（PMIC->AF）部分沒有PASS考慮加大對應(yīng)電源的線寬和增加過孔解決；R（FB—>AP）部分沒有PASS考慮把反饋短路點靠近BB中對應(yīng)電源的引腳;BZ（阻抗）這部分沒有PASS可以采取下列辦法解決：a通過加地孔和調(diào)整走線改善對應(yīng)電源部分的地平面的信號完整性，這辦法非吊有效；b調(diào)整1Uf的0201電容群布局，使它們盡量靠近BB對應(yīng)電源腳，這方法效果也明顯；c調(diào)整PCB的疊層結(jié)構(gòu)和板子厚度，這必須與版廠溝通，這方法效果也很有效；d增加層數(shù)，這方法原理與方法3類似；e改小鋪銅間距，如由0.1MM變?yōu)?.075MM這方法效果也明顯；f改變電容群容值或者增加1UF的0201電容；g增加對應(yīng)電源平面的寬度和增加過孔，這辦法只是在測試結(jié)果離目標(biāo)值比較接近時不得已使用，效果不明顯；7實際仿真中遇到的問題as002-w100_V00項目，4G全網(wǎng)通案子，板子空間非常小，又要求六層一階完成設(shè)計，故BB和PMU分別放板子TOF面和BOTH，這種布局，在MTK給出的MM里沒有模塊可利用，他們給出的模塊里BB和PMU都在TOF面，這時候只有PMU部分的布局可以利用，走線部分參照MTKMM，布線結(jié)束上傳到MTK網(wǎng)站上仿真遇到幾個問題，首先是上傳文件轉(zhuǎn)換失敗，仿真沒法進(jìn)行下去，網(wǎng)站給出提示見下圖：ResultResultTranslationf^ils.PleaseclieLfclayoutfileorcontactus.eServiceeServiceIfyouhaveari>c^jesiionforsimjiatonnesuh,plleaseuseeSetYicetocoritaitus.出現(xiàn)這種情況，原因為：1PCB沒有鋪銅，仿真程序沒法識別上傳的ASC文件；2仿真程序?qū)階SC文件時轉(zhuǎn)換失敗，原因是字體編碼為中文，程序無法識別；如果是第一條原因，重新鋪銅后再導(dǎo)出ASC文件上傳OK;第二條原因，即可以再PADS里重新設(shè)置下字體編碼即可，設(shè)置的步驟為：DESIGNOPTIONS(Ctrl+Alt+D)->General->Textcoding, 選擇WesternEuropean,界面見下圖：然后重新導(dǎo)出ASC上傳即可當(dāng)把仿真文件轉(zhuǎn)換問題解決后，又遇到一個新問題，網(wǎng)站給出的結(jié)果提示如下:PI_APf^LP'.llC'SI_DDR*CPUV^ROCW-'ROC_PhJUR7SB20a17607N'ANWsonCPUV^ROCW-'ROC_PhJUR7SB20a17607N'ANWsonN-ANACOREVCCRE*VCORF_PL1964325003507935933N/AN/AN/ALTEVL5E#VLTE_aMU1124525Q.343C711.337100N；AN/AhLAN/ADDRVEMI#DVDD12EHINfA5QN/AN/AN/AN/AN/A200DDR電源這欄結(jié)果又異常，R(PMIC->AP)(mOhn欄沒有數(shù)值，而Z@100M(mOhhm)數(shù)值竟然大大超標(biāo)，達(dá)到37087.660.經(jīng)過MTK工程師的幫忙，找到了原因，原來是DDR電源的濾波電容接地腳沒有可靠接到主地上，故沒有起到濾波作用，因為R(PMIC->AP)(mOhn欄數(shù)值超標(biāo)沒法顯示；還有個原因是DDR電源出現(xiàn)斷路，而檢查PCB沒發(fā)現(xiàn)斷路，給MTKX程師幫忙看是發(fā)現(xiàn)仿真設(shè)置有問題，填入的電路元件在R_SHOR欄少了R101,這個是PMU俞出與DDR電源轉(zhuǎn)換電阻，見下圖：■,1魯 EMI嚴(yán)&I/DDUZEMI汜-DV0D1?_EMi[)VDni?_EUIi忙E洲jzLzlC147-丄cm?'1JUn|一口?！霰?IDDnF「了1：用“1丄QJ5l]Q<]nr所以除了PCB符合仿真要求外，仿真設(shè)置也要正確，填入?yún)?shù)是要仔細(xì)核對,見下圖：dumberModelMappingPartModel/PailName1C0603_22uPartNameC103C104C105C114C116C118C127C1282C0201JUPartNameC110C111C112C113C115C117C121C122C123C124C125C1^EC130CUIC132C133 &3C0402_24d0nPartNamemd7C13GC403-CdndC52764R_snortPartNameR101SHI05SHI06SHW1SH102SH1D3SH104SH401IA7C0402_4700nPartNameCiaBC119C120 cm6L_BdCkPartKameL501LS02L503L5O51uPartKampC109C20'38NCPartKameC129C526C0603_10uPartWame0107C52010CD201_1COnPartblameC146C13?C134C138C135C4O5C4D6C4O7C40&C201C202j Xq還有，DDRfe源的引腳附近地引腳必須可靠接地，否則Z@100M(mOh欄結(jié)果也會超標(biāo)，見下圖：

把DDFft源仿真結(jié)果異常問題解決后，還有個仿真項目指標(biāo)還稍稍超標(biāo)，見下圖：04^ 1 OS0171□gVCORE0S31 2. O5BT f0234IVLTE1.1? 2 0.B4& 10.244VWl134T 2 0361 fQ7E51wsrs17&B 2 1.153 110.4GB*初步一看，該項結(jié)果超標(biāo)不多，故按照之前經(jīng)驗，把 VSYS俞入部分的電容兩個引腳的走線加銅皮，加過孔，折騰了好幾天，結(jié)果數(shù)值改善不多，最好只能達(dá)到1.182，后來比較7129項目，同為6層1階板子，不同的地方是7129項目BB和PMI部分