FPGA的定義以及和GPU的類比

FPGA的定義以及和GPU的類比FPGA是一堆晶體管，你可以把它們連接（wireup）起來做出任何你想要的電路。它就像一個納米級面包板。使用FPGA就像芯片流片，但是你只需要買這一張芯片就可以搭建不一樣的設計，作為交換，你需要付出一些效率上的代價。從字面上講這種說法并不對，因為你并不需要重連（rewire）FPGA，它實際上是一個通過路由網絡（routingnetwork）連接的查找表2D網格，以及一些算術單元和內存。FPGA可以模擬任意電路，但它們實際上只是在模仿，就像軟件電路仿真器模擬電路一樣。這個答案不恰當的地方在于，它過分簡化了人們實際使用FPGA的方式。接下來的兩個定義能更好地描述FPGA。電路模擬是FPGA的經典主流用例，這也是FPGA最早出現的原因。FPGA的關鍵在于硬件設計是用HDL形式編碼的，而且買一些便宜的硬件就可以得到和ASIC相同的效果。當然，你不可能在FPGA和真正的芯片上使用完全相同的Verilog代碼，但至少它們的抽象范圍是一樣的。這是與ASIC原型設計不同的一個用例。和電路仿真不同，計算加速是FPGA的新興用例。這也是微軟最近成功加速搜索和深度神經網絡的原因。而且關鍵的是，計算實例并不依賴于FPGA和真正ASIC之間的關系：開發(fā)人員針對基于FPGA的加速編寫的Verilog代碼不需要與用來流片的Verilog代碼有任何的相似性。

這兩種實例在編程、編譯器和抽象方面存在巨大差異。我比較關注后者，我將其稱為「計算FPGA編程」（computaTIonalFPGAprogramming）。我的論點是，目前計算FPGA的編程方法都借鑒了傳統(tǒng)的電路仿真編程模型，這是不對的。如果你想開發(fā)ASIC原型的話，Verilog和VHDL都是正確的選擇。但如果目標是計算的話，我們可以也應該重新思考整個堆棧。讓我們開門見山地說吧。FPGA是一類很特殊的硬件，它用來高效執(zhí)行模擬電路描述的特殊軟件。FPGA配置需要一些底層軟件——它是為了ISA編寫的程序?？梢杂肎PU做類比在深度學習和區(qū)塊鏈盛行之前，有一段時間GPU是用來處理圖形的。在21世紀初，人們意識到他們在處理沒有圖形數據的計算密集型任務時，也會大量使用GPU作為加速器：GPU設計師們已經構建了更通用的機器，3D渲染只是其中一個應用而已。

FPGA的定義以及和GPU的類比計算FPGA遵循了相同的軌跡。我們的想法是要多多使用這一時興的硬件，當然不是為了電路仿真，而是利用適合電路執(zhí)行的計算模式，用類比的形式來看GPU和FPGA。為了讓GPU發(fā)展成今天的數據并行加速器，人們不得不重新定義GPU輸入的概念。我們過去常常認為GPU接受奇特的、強烈的、特定領域的視覺效果描述。我們實現了GPU執(zhí)行程序，從而解鎖了它們真正的潛力。這樣的實現讓GPU的目標從單個應用域發(fā)展為整個計算域。我認為計算FPGA正處于類似的轉變中，現在還沒有針對FPGA擅長的基本計算模式的簡潔描述。但它和潛在的不規(guī)則并行性、數據重用以及大多數靜態(tài)的數據流有關。和GPU一樣，FPGA也需要能夠體現這種計算模式的硬件抽象，Verilog用于計算FPGA的問題在于它在低級硬件抽象中效果不好，在高級編程抽象中的效果也不好。讓我們通過反證法想象一下，如果用RTL（寄存器傳輸級）取代這些角色會是什么樣。甚至RTL專家可能也無法相信Verilog是可以高效開發(fā)主流FPGA的方式。它不會把編程邏輯推向主流。對于經驗豐富的硬件黑客來說，RTL設計似乎是友好而熟悉的，但它與軟件語言之間的生產力差距是不可估量的。事實上，對現在的計算FPGA來說，Verilog實際上就是ISA。主要的FPGA供應商工具鏈會將Verilog作為輸入，而高級語言的編譯器則將Verilog作為輸出。供應商一般會對比特流格式保密，因此Verilog在抽象層次結構中會處于盡可能低的位置。把Verilog當做ISA的問題是它和硬件之間的距離太遠了。RTL和FPGA硬件之間的抽象差距是巨大的，從傳統(tǒng)角度講它至少要包含合成、技術映射以及布局布線——每一個都是復雜而緩慢的過程。因此，FPGA上RTL編程的編譯/編輯/運行周期需要數小時或數天，更糟糕的是，這是一個無法預測的過程，工具鏈的深層堆?？赡軙谏wRTL中的改變，這可能會影響設計性能和能源特性。好的ISA應該直接展示底層硬件未經修飾的真實情況。像匯編語言一樣，它其實不需要很方便編程。但也像匯編語言一樣，它的編譯速度需要非?？?，而且結果可預測。如果想要構建更高級的抽象和編譯器，就需要一個不會出現意外的低級目標。而RTL不是這樣的目標。如果計算FPGA是特定類算法模式的加速器，那