賽靈思和英特爾FPGA的基本構(gòu)成_第1頁(yè)
賽靈思和英特爾FPGA的基本構(gòu)成_第2頁(yè)
賽靈思和英特爾FPGA的基本構(gòu)成_第3頁(yè)
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶(hù)提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

賽靈思和英特爾FPGA的基本構(gòu)成目前市場(chǎng)上的主流FPGA供應(yīng)商主要有賽靈思和英特爾兩家，F(xiàn)PGA的基本構(gòu)成對(duì)于不同廠家來(lái)說(shuō)基本類(lèi)同，英特爾CycloneIV系列邏輯單元（LE）基本構(gòu)成如下：CycloneIV系列FPGA邏輯單元（LE）由一個(gè)4輸入查找表、進(jìn)位鏈、可編程觸發(fā)器、布線(xiàn)資源等構(gòu)成，每個(gè)LE單元可配置為正常模式和計(jì)算模式：正常模式和計(jì)算模式的結(jié)構(gòu)配置賽靈思FPGA的每個(gè)邏輯單元（CLB）由兩個(gè)Slice組成。CLB里面的兩個(gè)Slice之間沒(méi)有互連線(xiàn)，每個(gè)Slice里面有4個(gè)6輸入的LUT（查找表)、8位寄存器、進(jìn)位鏈和多路選擇器，部分Slice中包含使RAM存儲(chǔ)數(shù)據(jù)的功能和使用32位寄存器移位的功能，支持這些功能的基本結(jié)構(gòu)稱(chēng)為SLICEM。

從邏輯單元的架構(gòu)可以看出，英特爾和賽靈思的FPGA最大不同在于邏輯單元結(jié)構(gòu)的不同；但從構(gòu)成上來(lái)說(shuō)CLB和LE都是由LUT、觸發(fā)器等構(gòu)成的。所以對(duì)于FPGA的開(kāi)發(fā)思維大體相同。

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論