基于m精編b和FPGA聯(lián)合仿真的FIR低通濾波器設(shè)計報告文檔

基于m精編b和FPGA聯(lián)合仿真的FIR低通濾波器設(shè)計報告精選文檔FIR低通濾波器設(shè)計報告本設(shè)計是基于FPGA的一個FIR低通濾波器設(shè)計，給定一段有高頻干擾的信號，要求使用matlab設(shè)計出一個低通濾波器濾除其干擾頻率，并取出10000到10160點進行時頻分析。然后使用verilog語言編寫出濾波器，聯(lián)合modelsim進行編譯仿真，并將結(jié)果與FIR濾波器響應(yīng)（簡稱FIR）系統(tǒng)的單位脈沖響應(yīng)h(n)為有限長序列，系統(tǒng)函數(shù)H(z)在有限z平面上不存在極點，其運算結(jié)構(gòu)中不存在反饋支路，即沒有環(huán)路。如果h(n)的長度為N，則它的系統(tǒng)函數(shù)和差分方程一般具有如下形n=0y(n)=m=0相位；濾波器階數(shù)較高。對線性時不變系統(tǒng)保持線性相位的條件是：單位脈沖首先要用matlab對給定的信號進行時頻分析來確定干擾信號的中心頻率，然后再設(shè)計出相應(yīng)的數(shù)字濾波器進行濾波，最后要在FPGA上實現(xiàn)FIR濾波器。首先要確定濾波器的抽頭系數(shù)。其系數(shù)的確定，我們可以通過兩種辦法來實現(xiàn)：第一種就是通過matlab編寫FIR濾波器程序，然后直接導(dǎo)出抽頭系數(shù)“h（n）”，另外一種辦法就是使用matlab自帶的FDATOOL簡便地設(shè)計一個FIR濾波器，然后導(dǎo)出系數(shù)?？紤]到要更直觀地描述FIR濾波器的設(shè)計，我采用了第二種方法，用fdatool設(shè)計濾波器并導(dǎo)出參數(shù)。件描述語言，所以設(shè)計的思路很簡單，就是通稱相加再乘以抽頭系數(shù)，然后把相乘結(jié)果再相1）對信號進行時頻分析語音信號是非平穩(wěn)的隨機過程，頻率會隨著時間而變化。在語音信號處理研究領(lǐng)域，通常用短時間的傅里葉變換（STFT）來分析其時域和頻率特性，也就是在20ms~50ms以內(nèi)，可以將語音信號看成是平穩(wěn)的隨機過程。平穩(wěn)的隨機過程是功率信號，可以用功率圖濾波前的時域圖圖濾波前的頻譜圖通過上圖可以看出信號在3800HZ左右的地方受到嚴重的干擾。用matlab設(shè)計線性FIR濾波器，首先要確定其指標，在本設(shè)計里，我們規(guī)定濾波器的指標如下：階數(shù)N=34，抽樣頻率fs=8000Hz，截止頻率為3300用窗函數(shù)設(shè)計FIR濾波器，由于FPGA不支持浮點數(shù)的運算，所以我們采用定點數(shù)的格式來量化抽頭系數(shù)。對于161可以看出信號的干擾已被濾除，接下來，就先把信號的采樣值進行移位量化處理，然后保存到txt文件，供后續(xù)仿真使用，具體matlab代碼如下：值得一提的是此處還需要將數(shù)據(jù)轉(zhuǎn)換成16進制的格式才可以由modelsim直接讀取。具體可以matlab里使用dec2he3）用Verilog編寫濾波器模塊其中輸入數(shù)據(jù)和濾波器的抽頭系數(shù)，都是16位，所以相加結(jié)果仍然是16位。相乘的結(jié)果用32位表示。為了防止相乘再相加后數(shù)據(jù)的溢出，我們在這里把存放相乘再相加的結(jié)出。在最后的輸出中，可以把低位去掉，只保留若干高位，但這里只需要仿真出結(jié)果便可，所以沒有進行截斷處理，然而在實際工程中，由于數(shù)位的限制，還是要注意這點。FIR主程序就是描述圖的FIR濾波器結(jié)構(gòu)，其行為描述，具體可以用以下代碼實現(xiàn)：其中x1~x34通過前一個值對后一個值的賦值，可以實現(xiàn)移位操作；而s1~s17是用來存放首位對稱相加的結(jié)果；然后y1~y17是乘法輸出的結(jié)果，通過y1到y(tǒng)17的累加，最后輸出到結(jié)果out。其中乘法的運算，我們調(diào)用17次乘法模塊（因為線性FIR濾波器是對稱結(jié)構(gòu)，所以可對于有符號的小數(shù)運算，在FPGA里面，其實是和有符號整數(shù)的運算是一樣的。只是定點數(shù)的小數(shù)點的位置，我們需要牢記，在最后輸出結(jié)果的時候，要適當?shù)倪M行移位。由于負數(shù)在Verilog中是以補碼形式保存的，所以在輸入16位有符號數(shù)的時候，在進行相乘之前，要把負數(shù)變?yōu)樵a再相乘，而正數(shù)的補碼就是其本身，所以不用轉(zhuǎn)換。然后把符號位提出來，進行異或運算，得到輸出的符號位，再把有效數(shù)位的原碼進行相乘，最后得到1位符號位和30位相乘結(jié)果。為了補全32位，可以在最低位加上一個無關(guān)位0。根據(jù)以上思路，我們可以寫出出乘法模塊的代碼：設(shè)計好以上模塊后，可以進行編譯綜合了。最后的編譯綜合結(jié)果如下圖所從上圖可以看出，最后編譯成功，程序設(shè)計沒有語法錯誤。但具體要測試其工作是否正常，我們接下來，就需要用到modelsim對其進行仿真。個復(fù)位信號，還有隨時鐘變化的地址輸入和最后的輸出。根據(jù)此可以寫出測試文件：由于最后輸出的數(shù)是補碼，為了能在modelsim的下方報告欄能顯示出正常的十進制負數(shù)，我們定義了一個有符號寄存器out1，然后通過$display命令把結(jié)果按照時鐘一個Modelsim會自動把濾波結(jié)束的數(shù)據(jù)寫入到一個fir_result文件中去用于ma